• ETRI Journal
• /
• 제20권1호
• /
• pp.37-45
• /
• 1998

Reduced surface field lateral double-diffused MOS transistor for the driving circuits of plasma display panel and field emission display in the 120V region have been integrated for the first time into a low-voltage $1.2{\mu}m$ analog CMOS process using p-type bulk silicon. This method of integration provides an excellent way of achieving both high power and low voltage functions on the same chip; it reduces the number of mask layers double-diffused MOS transistor with a drift length of $6.0{\mu}m$ and a breakdown voltage greater than 150V was self-isolated to the low voltage CMOS ICs. The measured specific on-resistance of the lateral double-diffused MOS in $4.8m{\Omega}{\cdot}cm^2$ at a gate voltage of 5V.

• Journal of the Korean Physical Society
• /
• 제73권9호
• /
• pp.1399-1404
• /
• 2018

This study used an inductively coupled plasma (ICP) dry etching process with a metal amplitude mask to fabricate a double-side notched long-period fiber grating (DNLPFG) for loading sensing. The DNLPFG exhibited increasing resonance attenuation loss for a particular wavelength when subjected to loading. When the DNLPFG was subjected to force loading, the transmission spectra were changed, showing a with wavelength shift and resonance attenuation loss. The experimental results showed that the resonant dip of the DNLPFG increased with increasing loading. The maximum resonant dip of the $40-{\mu}m$ DNLPFG sensor was -26.522 dB under 0.049-N loading, and the largest force sensitivity was -436.664 dB/N. The results demonstrate that the proposed DNLPFG has potential for force sensing applications.

• 정보저장시스템학회논문집
• /
• 제10권2호
• /
• pp.50-54
• /
• 2014

Object image using DRPE(Double Random Phase Encryption) in 4f system is encrypted by space-division method using amplitude mask. However, this method has the weakness for the case of having partial data of amplitude mask which can access the original image. To improve the security, we propose the method using the 2-dimension logistic chaos function which shuffles the encrypted data. It is shown in simulation results that the proposed method is highly sensitive to chaos function parameters. To properly decrypt from shuffled encryption data, below 1e-5 % errors of each parameter should be required. Thus compared with conventional method the proposed shows the higher security level.

• 한국통신학회논문지
• /
• 제17권11호
• /
• pp.1279-1289
• /
• 1992

고장 방지 시스템은 하드웨어나 소프트웨어의 여분 (Redundancy)을 이용하여 신뢰도(Reliability) 및 안전도(Safety)를 향상 시킨다. 시스템의 대상 영역(application areas)에 따라 고장 마스크(fault mask), 고장검출(fault detection), 고장 확인(fault identification)등의 기법을 선택하여 이용한다. 본 연구에서는 최소의 하드웨어와 소프트웨어의 여분을 이용하는 DMR(Double Modular Redundancy) 시스템을 대기 모듈(standby module)과 Fail-safe 모듈로 동작 시킬때 신뢰도와 안전도의 특성을 비교 제시한다. 또한 자기 진단 프로그램의 과도 오류 방지 능력에 대한 시스템의 MTTF를 비교함으로서 과도 오류를 취급하는 효과적인 방법을 제시하였다.

• 한국산업정보학회논문지
• /
• 제22권4호
• /
• pp.1-9
• /
• 2017

본 논문에서는 위상 천이 디지털 홀로그래피(PSDH; Phase-Shifting Digital Holography) 및 디지털 워터마킹(Digital Watermarking) 기반 디지털 홀로그램의 이중 암호화 기술을 제안한다. 이를 위해 먼저 디지털 워터마크에 사용할 로고 영상을 정하고, 이 영상에 대한 이진 위상 컴퓨터형성 홀로그램(CGH; Computer Generated Hologram)을 반복 알고리즘을 이용하여 설계한다. 그리고 랜덤하게 발생시킨 이진 위상 마스크를 워터마크로 정하고, 설계된 이진 위상 CGH와 XOR 논리연산을 통해 워터마크 정보에 대한 키 영상을 생성한다. 그리고 물체 영상을 위상 변조하여 세기가 일정한 함수로 만든 후, 워터마크인 랜덤하게 발생시킨 이진 위상 마스크를 곱하여 물체파를 생성한다. 이 물체파는 워터마크 정보가 포함된 잡음과 유사한 패턴을 가지는 1차 암호화된 영상이라고 할 수 있다. 이를 2-단계 PSDH기술을 적용하여 기준파와 간섭을 시키면 가시성이 향상된 최종 간섭무늬를 얻는다. 이 간섭패턴이 최종적으로 구하고자 하는 물체 영상의 2차 암호화된 영상이 된다. 암호화된 영상의 복호화는 2-단계 PSDH기술을 통한 암호화된 영상들을 이용하여 적절한 산술연산 처리한 후, 프레즈넬 변환 및 1차 암호화 과정의 역순으로 진행하면 된다. 제안된 방법의 암호화 및 복호화 기술은 컴퓨터 시뮬레이션을 통하여 검증된다.

• 만화애니메이션 연구
• /
• 통권35호
• /
• pp.181-208
• /
• 2014

콘 사토시는 양면성이란 모티브에 초점을 맞춰 인간의 근본적인 자아 정체성을 다루며 존재에 대한 성찰을 담아내는 대표적인 애니메이션감독이다. 본 연구는 그의 작품 속의 자아와 또 다른 자아의 결합 방식에 따라 캐릭터의 페르소나, 즉 인격의 가면이 어떻게 드러나며 자기실현을 이루어 나가는지 그 유형을 융의 분석 심리학적 견해를 토대로 분석하는데 그 목적이 있다. 인간의 가장 외적 인격을 의미하는 페르소나는 자신이 속한 사회 속에서 타인과 지속적인 관계를 맺기 위해 일정한 역할을 수행하는 사회적 행위와 연결된다. 사회적 요구가 많아질수록 개인은 여러 가지 인격의 가면을 쓰고 주어진 역할을 수행하며 외부 환경에 적응해 나간다. 이처럼 페르소나는 외부와 중요한 관계기능의 역할을 담당하게 되는데, 집단의 요구에 지나치게 순응하여 인격의 가면에만 몰입할 경우 의식과 무의식 간의 불균형을 야기하여 개인의 자아 정체성 형성에 부정적인 영향을 미칠 수 있다. 그러나 페르소나가 항상 부정적인 요인으로만 작용하는 것은 아니다. 원활한 사회적 역할을 수행하기 위해 적절하게 발달된 페르소나는 내면의 무의식과 외면의 의식 사이에 균형을 이뤄 건강한 자아 정체성을 확립할 수 있도록 돕는다. 이러한 관점에서 의식과 무의식의 상관관계와 결합 유형에 따라 작품 속 캐릭터를 분석함으로써 각 캐릭터의 내면에 숨어있는 가면의 욕망이 어떻게 표면화되어 긍정적 혹은 부정적으로 작용하는지 확인할 수 있다. 이와 더불어 본 연구에서 차용한 심리학적 관점의 분석 방식이 다양한 캐릭터 연구에 유용한 이론적 틀로 활용되기를 바란다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 1998년도 하계학술대회 논문집 B
• /
• pp.601-603
• /
• 1998

In this paper, Hadamard transform imaging spectrometers utilizing Grill spectrometers are proposed. General Hadamard Transform Spectrometers (HTS) carry out one-encoding through input masks, but Grill spectrometers carry out double-encoding through entrance and exit masks. Thus Grill spectrometers increase the signal-to-noise ratio by double-encoding. we reconfigure the system by using the Grill spectrometers which use a left cyclic S-matrix instead of the conventional right cyclic one. Then, we model the system and apply the mask characteristics method, i.e. $T^{I}$ method, to complete fast algorithm. Through computer simulations, we want to prove the superiority of the proposed system by comparing with the conventional HTS. From Observations concerning the average mean square error(AMSE) associated with estimates from the $T^{I}$ spectrum-recovery method, the relative performances of the two systems are compared.

• 전자공학회논문지A
• /
• 제33A권4호
• /
• pp.136-141
• /
• 1996

In this paper, a new CMOS on-chip current reference circit for memory, operational amplifiers, comparators, and data converters is proposed. The reference current is almost independent of temeprature and power-supply variations. In the proposed circuit, the current component with a positive temeprature coefficient cancels that with a negative temperature coefficient each other. While conventional curretn and voltage reference circuits require BiCMOS or bipolar process, the presented circuit can be integrated on a single chip with other digiral and analog circits using a standard CMOS process and an extra mask is not needed. The prototype is fabricated employing th esamsung 1.0um p-well double-poly double-metal CMOS process and the chip area is 300um${\times}$135 um. The proposed reference current circuit shows the temperature coefficient of 380 ppm/.deg. C with the temperature changes form 30$^{\circ}C$ to 80$^{\circ}C$, and the output variation of $\pm$ 1.4% with the supply voltage changes from 4.5 V to 5.5 V.

• 한국세라믹학회지
• /
• 제34권10호
• /
• pp.1021-1026
• /
• 1997

RuO2 thin film has reasonably good conductivity and stiffness and it is thought to substitute for the cantilever beam made up of Pt and Si3N4 double layers in microactuators. Therefore, anisotopic Si etching was performed using RuO2 thin film as a mask layer in 25 wt. % TMAH water solution. In the etching temperature ranging from 6$0^{\circ}C$ to 75$^{\circ}C$, the etch rates of all the crystallographic directions increased linearly as the etching temperature increased. The etch rate ratio(selectivity) of [111]/[100] which varied from 0.08 to 0.14, was not sensitive to temperature. The activation energies for [110] direction, [100] direction and [111] direction were 0.50, 0.66 and 1.04eV, respectively. RuO2 cantilever beam with a clean surface was formed at the etching temperatures of 6$0^{\circ}C$ and $65^{\circ}C$. But the damages due to formation of pin holes on RuO2 surface were observed beyond 7$0^{\circ}C$. The tensile stress of RuO2 thin films caused the cantilever bending upward. As a result, it was demonstrated that the formation of conducting oxide RuO2 cantilever beam which can replace the role of an electrode and supporting layer could be possible by TMAH solution.

• ETRI Journal
• /
• 제37권3호
• /
• pp.523-532
• /
• 2015

Recently, we have witnessed the gradual miniaturization of electronic devices. In miniaturized devices, flip-chip bonding has become a necessity over other bonding methods. For the electrical connections in miniaturized devices, fine-pitch solder bumping has been widely studied. In this study, high-volume solder-on-pad (HV-SoP) technology was developed using a novel maskless printing method. For the new SoP process, we used a special material called a solder bump maker (SBM). Using an SBM, which consists of resin and solder powder, uniform bumps can easily be made without a mask. To optimize the height of solder bumps, various conditions such as the mask design, oxygen concentration, and processing method are controlled. In this study, a double printing method, which is a modification of a general single printing method, is suggested. The average, maximum, and minimum obtained heights of solder bumps are $28.3{\mu}m$, $31.7{\mu}m$, and $26.3{\mu}m$, respectively. It is expected that the HV-SoP process will reduce the costs for solder bumping and will be used for electrical interconnections in fine-pitch flip-chip bonding.