• 정보처리학회논문지A
• /
• 제11A권2호
• /
• pp.109-114
• /
• 2004

본 논문에서는 유한 필드 GF$(2^m)$상에서 모듈러 나눗셈 A($\chi$)/B($\chi$) mod G($\chi$)을 수행하는 고속의 병렬 시스톨릭 나눗셈기를 제안한다. 제안된 나눗셈기는 이진 최대공약수(GCD) 알고리즘에 기반하며, FPGA 칩을 이용하여 구현 및 검증한다. 본 연구에서 제안된 나눗셈기는 연속적인 입력 데이터에 대해 초기 5m-2 클럭 사이클 지연후, 1 클럭 사이클 비율로 나눗셈 결과를 출력한다. 본 논문에서 제안된 나눗셈기를 기존의 병렬형 시스톨릭 나눗셈기들과 비교했을 때, 훨씬 적은 하드웨어의 사용으로 계산지연 시간을 상당히 감소 시켰다. 또한 제안된 나눗셈기는 기약다항식의 선택에 어떠한 제약도 두지 않을 뿐 아니라 매우 규칙적이고 묘듈화 하기 쉽기 때문에 필드 크기 m에 대하여 높은 확장성 및 유연성을 제공한다. 따라서 제안된 구조는 VLSI 구현에 매우 적합하다.

• 한국전자파학회논문지
• /
• 제28권2호
• /
• pp.85-96
• /
• 2017

본 논문에서는 6-포트 회로망을 이용한 잡음파라미터 측정방법의 측정 주파수 대역을 확장하기 위한 2~18 GHz 광대역 6-포트 회로망을 설계 및 제작하였다. 광대역 6-포트 회로망을 설계하기 위해서 광대역 특성을 가지는 윌킨슨 전력분배기와 방향성 결합기를 설계하였다. 윌킨슨 전력분배기는 3단 구조로 설계하여 광대역 특성을 구현하였다. 방향성 결합기는 3단 구조 및 다층기판을 활용한 slot-coupled 구조로 설계하여 광대역 특성을 구현하였다. 설계된 광대역 전력분배기와 결합기를 이용하여 광대역 6-포트 회로망을 설계 및 제작하였다. 2~18 GHz 대역에서 제작된 6-포트 회로망의 측정결과는 잡음 파라미터 측정방법에 적용 가능한 특성을 보였다.

• 한국산학기술학회논문지
• /
• 제10권7호
• /
• pp.1542-1548
• /
• 2009

본 논문에서는 기판 적층형 가유전체를 이용한 소형화된 윌킨슨 전력분배기 설계에 대하여 기술한다. 기판 적층형 가유전체 전송선로는 유효굴절률이 표준형보다 증가하여 전송선로의 선폭과 길이를 짧게 하는데, 이를 전자파회로에 응용하여 회로의 소형화 효과를 얻을 수 있다. 본 논문에서는 다수의 비어홀을 가진 기판 적층형 가유전체 구조를 효과적으로 시뮬레이션 하는 방법을 제안하고, 이를 회로 소형화에 응용한 사례를 보이기 위하여 기판 적층형가유전체를 이용한 소형화된 윌킨슨 전력분배기를 설계한다. 예로써 2GHz대의 윌킨슨 전력분배기를 설계, 측정한 결과가 제시되는데, SIAD 구조에 의한 유효 굴절률의 증가로 인하여 표준형 회로와 비교하여 동일한 전기적 특성을 유지하면서도 크기가 32% 감소되는 결과를 보인다.

• 한국항행학회논문지
• /
• 제17권6호
• /
• pp.687-692
• /
• 2013

본 논문은 마이크로스트립과 슬롯라인 천이기술을 이용한 소형 전력분배기 설계를 제안하였다. 마이크로스트립과 슬롯라인 천이기술은 전력 분배기를 구성하는 ${\lambda}/4$ 전송선로를 멀티 레이어 구조 PCB를 이용하면 두개의 ${\lambda}/8$ 전송선로로 작게 구현할 수 있다. 여기서는 마이크로스트립과 슬롯라인 천이 지점에서 마이크로스트립 전송선로는 via를 사용하여 단락시켰고, 슬롯라인은 스파이럴 구조를 이용하여 전송선로의 길이를 짧게 사용하였다. 이러한 마이크로스트립과 슬롯라인 천이기술의 타당성을 보기위해서 중심주파수 2 GHz 에서 동작하는 전력분배기의 마이크로스트립 선로를 천이기술을 이용한 방법으로 구현하여 그 특성을 시뮬레이션, 제작 및 측정을 하여 기존의 전력분배기와 동일한 특성을 얻었다.

• 한국항행학회논문지
• /
• 제24권4호
• /
• pp.299-304
• /
• 2020

본 논문은 평면형 구조를 갖는 원형 부채꼴 모양의 전력 분배기-결합기 설계에 대한 것이다. 이 구조는 직렬형으로 구성할 수 있으며 원형 부채꼴 모양으로 인하여 간단한 회로 구성과 출력의 크기와 위상 발란스 특성을 개선할 수 있으며, 이것은 단순한 입력 정합회로를 갖고 있으며 출력 포트 사이에 RC 병렬 회로를 삽입하여 출력의 반사계수와 고립도를 개선하였다. 설계된 분배기와 결합기는 구조적으로 부채꼴 모양의 대칭적으로 설계되었기 때문에 출력 포트를 2개 또는 4개로 구성하였을 때 출력 사이의 크기 발란스 ± 0.1 dB 와 위상 발란스 ± 1o를 갖는 우수한 특성을 갖고 있다. 이러한 전기적 특성을 확인하기 위해서 동작주파수 2 GHz에서 제작된 평면형 전력 분배기-결합기는 시뮬레이션과 특성이 잘 일치함을 확인하였다.

• 한국항행학회논문지
• /
• 제23권4호
• /
• pp.309-315
• /
• 2019

본 논문은 1:3과 1:4 분배 비율을 갖는 비대칭 분배기를 CPW와 offset 결합 전송선로를 이용하여 다단 구조로 구현한 것이다. 이 분배기는 다단 구조의 전송선로와 캐패시터와 저항이 병렬로 연결된 회로로 구성되어 있다. 다단 전송선로는 임의의 임피던스로 종단된 ${\lambda}/4$ 단일 전송선로를 분해하여 그것을 $90^{\circ}$ 전기적 길이보다 짧은 다단 전송선로로 정합시키는 방법으로 구현하였고, RC 병렬회로는 출력 포트의 반사계수와 출력 포트 사이의 고립 특성을 얻기 위해서 전송선로 사이에 연결하였다. 이러한 방법으로 2 GHz에서 설계된 전력분배기는 각 단의 전송선로는 ${\lambda}/4$보다 짧게 구현되어 기존 것 보다 최소 27% 작게 구현하였고, 광 대역 특성을 얻을 수 있음을 확인하였다.

• 대한전자공학회논문지TC
• /
• 제49권5호
• /
• pp.15-20
• /
• 2012

본논문을 통해, 리드솔로몬 복호기에서 매우 복잡한 나누기회로를 사용않고, 오류위치를 찾아내는 치엔기기의 최적설계기법을 제시했다. 최적화는 매우 간단한 제곱/4제곱회로를 사용하고, 병렬처리를 통해 가능했다. 이법은 현대 디지털 통신및/가전기기 대부분에 응용되질수 있다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2002년도 ITC-CSCC -1
• /
• pp.658-661
• /
• 2002

An analog multiplier-divider circuit that realized through the use of OTAs, which does not require external passive circuit elements and temperature compensated, is proposed in this paper. Since the scheme is realized in such a way that employs only OTA as a standard cell, the circuit is simple and can be easily constructed from commercially available IC. The circuit bandwidth is wide and close to the transistor f$\sub$T/. Simulation results that demonstrate the performances of the multiplier-divider circuit are included.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2004년도 하계종합학술대회 논문집(2)
• /
• pp.569-572
• /
• 2004

This paper presents a 12-Bit 250MHz CMOS current-mode Digital to Analog Converter(DAC) with current scalers and dividers. It consist of 4 MSB current scaler, 4 MLSB current divider, and 4 LSB current divider. The simulation results show a conversion rate of 250MHz, DNL/INL of ${\pm}5LSB/{\pm}7LSB$, die area of $0.55mm^2$ and Power dissipation of 27mW at 3.3V

• 전기학회논문지
• /
• 제56권6호
• /
• pp.1099-1104
• /
• 2007

A 1:6 Unequal 2-way Wilkinson power divider is proposed. The required microstrip line with $207{\Omega}$ characteristic impedance for 1:6 power divider is realized by adding defected ground structure (DGS) to the standard microstrip line. The adopted DGS has the rectangular geometry which results in the increased characteristic impedance. The rectangular-shaped DGS produces the transmission line having much higher characteristic impedance due to the increased equivalent inductance. The measured performances of the fabricated 1:6 power divider show the expected S-parameters with a good agreement with the predicted ones.