• 제목/요약/키워드: Digital-to-Analog-Converter

검색결과 566건 처리시간 0.024초

레이저 회절성에 의한 입자 크기의 계측을 위한 센서 설계 (Design of Photo-Detector for Particle Sizer Using Laser Diffraction)

  • 남부희;강성귀;유태우;방병렬;지규인
    • 대한전기학회:학술대회논문집
    • /
    • 대한전기학회 1992년도 하계학술대회 논문집 A
    • /
    • pp.437-440
    • /
    • 1992
  • We design a multi-element photo-detector to measure the size of particles using the diffracted light energy distribution. The light energy that is scattered by particles in the collimated laser beam is collected by the Fourier transform lens and directed to the multi-semicircular concentric annular detecters. The scattered profile measured by the photodetector is sampled by a 32 channel analog-to-digital converter. A nonnegative least squares analysis translates the light energy distribution into the corresponding unique particle size distribution.

  • PDF

화물 검색시스템 구현 및 Boundary_Scan Test (Cargo Inspection System Design and Boundary-Scan Test)

  • 김봉수;김인수;유선원;김성원;이선화;이윤;한범수
    • 대한전기학회:학술대회논문집
    • /
    • 대한전기학회 2002년도 합동 추계학술대회 논문집 정보 및 제어부문
    • /
    • pp.197-200
    • /
    • 2002
  • We newly developed the procedures of X-ray Cargo inspection system with acquisition of multi-channel data, analog to digital converter and post logic circuit which is controlled by the FPGA. The IEEE1149.1 standard defines a four-wire serial interface(a fifth wire is optional)to access complex integrated circuits(ICs) such as PLD. This paper describes that Boundary_Scan test method applied to our home made cargo inspection system.

  • PDF

다채널 대용량 충방전기 모듈 개발에 대한 연구 (A Study on the Multi-Channel Large Capacity Charge/Discharge Formation Module)

  • 이준하
    • 반도체디스플레이기술학회지
    • /
    • 제15권2호
    • /
    • pp.55-60
    • /
    • 2016
  • This study was developed through the secondary battery module charging/discharger possible utilization in the production process equipment circuit. The developed module is ensuring construction of efficient and productive charging and discharger through this research a limit on the yield and the price of existing single -channel charge and discharger circuit as a 5V 70A grade secondary battery Formation charge and discharger for up to 1 board 4 channels. In order to improve the sensing accuracy, through a robust differential amplifier circuit described using 16bit Analog-Digital Converter and noise was secured 16bit resolution sensing. The configuration also made demands for property Rise / Fall Time. Data Acquisition, discharge efficiency and also to fit the sink circuit temperature level for mass production.

웨이블릿 기반의 뉴럴네트웍을 이용한 전원의 왜란분류 시스템 (A Power Disturbance Classification System using Wavelet-Based Neural Network)

  • 김홍균;이진목;최재호
    • 전력전자학회:학술대회논문집
    • /
    • 전력전자학회 2005년도 전력전자학술대회 논문집
    • /
    • pp.487-489
    • /
    • 2005
  • This paper presents a wavelet-based neural network technology for the detection and classification of the short durations type of power quality disturbances. Transients happen during very short durations to the nano- and microsecond. Thus, a method for detecting and classifying transient signals at the same time and In an automatic combines the properties of the wavelet transform and the advantages of neural networks. Especially, the additional feature extraction to improve the recognition rate is considered. The configuration of the hardware of TMS320C6711 DSP based with 16 channel 20Mhz sampling rate A/D(Analog to Digital) converter and some case studies are described.

  • PDF

2.06mV/count의 해상도를 갖는 칩 내부 전원전압 잡음 측정회로 (On-chip Power Supply Noise Measurement Circuit with 2.06mV/count Resolution)

  • 이호규;정상돈;김철우
    • 전기전자학회논문지
    • /
    • 제13권4호
    • /
    • pp.9-14
    • /
    • 2009
  • 이 논문에서는 혼성 신호 집적회로 상의 온칩 전원전압 잡음을 측정하는 회로에 대해 기술하였다. 온칩 상의 전원전압 잡음을 측정함으로서 잡음이 아날로그 회로에 미치는 영향을 확인하고 이를 보상하는 정보로도 사용할 수 있다. 이 회로는 동일하지만 독립적인 두 개의 채널로 구성되어 있다. 각 채널은 샘플 앤 홀드와 전압 제어 발진기를 포함한 주파수-디지털 변환 블록으로 구성되어 있다. 간단한 아날로그-디지털 변환 방법을 사용해서 시간 기준 전압 정보와 주파수 기준 전력 스펙트럼 밀도를 얻을 수 있다. 버퍼는 넓은 대역폭을 갖는 유닛 게인 버퍼로 동작하고, 전압 제어 발진기는 해상도를 높이기 위한 높은 증폭도를 가지고 있다. 이 회로는 0.18um CMOS 공정으로 설계되었으며 측정된 해상도는 2.06mV/count 이다. 전원잡음 측정회로는 15mW의 전력을 소모하며 $0.768mm^2$의 면적을 차지한다.

  • PDF

피쉬펌프의 자동화 시스템 개발(I) -간이화 PWM 인버터를 이용한 피쉬펌프의 가변속 제어- (Development of the Automation System for a fish Pump(I) -Adjustable Speed Control of a Fish Pump Using a Simplified PWM Inverter-)

  • 정석권
    • 수산해양기술연구
    • /
    • 제35권3호
    • /
    • pp.328-334
    • /
    • 1999
  • A fish pump makes very important roles in an automation system of an aquaculture farm, thus it has been used widely in order to transfer fishes from one place to the other place automatically. In spite of its significant roles, the efforts for developing performance and promoting efficiency of the fish pump are not sufficient yet. In this paper, a method which makes the fish pump automation system is suggested. Automation of the fish pump can be accomplished by using variable voltage and variable frequency inverter system including induction motors. Especially, very simple logic to generate Pulse width Modulation(PWM) wave to control induction motor efficiently and three steps speed control method to regulate liquid quantity of the fish pump simply are suggested. Owing to the simplifies speed control and PWM wave generation technique, a cheaper microprocessor, 80C196KC, than a digital signal Processor(DSP) can be used to operate control algorithm in induction motor systems for real time control Also, a new idea of remote control for the simplifies novel inverter system by Programmable logic Controller(PLC) without special output unit, digital to analog converter(D/A), is suggested in this paper. Consequently the function of reliability, availability and serviceability of the fish pump system are developed. It will be expected to contribute expanding of application of the fish pump in aquaculture farms because the system can reduce energy consumption and some difficulties according to manual operation prominently.

  • PDF

Decimation Chain Modeling for Dual-Band Radio Receiver and Its Operation for Continuous Packet Connectivity

  • Park, Chester Sungchung;Park, Sungkyung
    • Journal of information and communication convergence engineering
    • /
    • 제13권4호
    • /
    • pp.235-240
    • /
    • 2015
  • A decimation chain for multi-standard reconfigurable radios is presented for 900-MHz and 1,900-MHz dual-band cellular standards with a data interpolator based on the Lagrange method for adjusting the variable data rate to a fixed data rate appropriate for each standard. The two proposed configurations are analyzed and compared to provide insight into aliasing and the signal bandwidth by means of a newly introduced measure called interpolation error. The average interpolation error is reduced as the ratio of the sampling frequency to the signal BW is increased. The decimation chain and the multi-rate analog-to-digital converter are simulated to compute the interpolation error and the output signal-to-noise ratio. Further, a method to operate the above-mentioned chain under a compressed mode of operation is proposed in order to guarantee continuous packet connectivity for inter-radio-access technologies. The presented decimation chain can be applied to LTE, WCDMA, GSM multi-mode multi-band digital front-end which will ultimately lead to the software-defined radio.

CMOS A/D 변환기의 샘플링 속도 및 해상도 향상을 위한 병합 캐패시터 스위칭 기법 (A Merged-Capacitor Switching Technique for Sampling-Rate and Resolution Improvement of CMOS ADCs))

  • 유상민;전영득;이승훈
    • 전자공학회논문지SC
    • /
    • 제37권6호
    • /
    • pp.35-41
    • /
    • 2000
  • 본 논문에서는 전형적인 파이프라인 CMOS A/D 변환기(ADC)의 신호 처리 속도와 해상도를 향상시키기 위해 병합 캐패시터 스위칭(merged-capacitor switching MCS)기법을 제안한다. 제안하는 MCS 기법은 기존의 ADC에 사용되는 multiplying digital-to-analog converter(MDAC)의 캐패시터 수를 50%로 줄임으로써, 부하 캐패시터의 감소로 인해 샘플링 속도를 크게 향상시킬 수 있다. 또한, MCS 기법에서 줄어든 캐패시터 수에 해당하는 크기만큼 각 캐패시터 크기를 2배 증가시킬 경우, 전력 소모 및 샘플링 속도의 감소없이 캐패시터 부정합을 최소화하며, 전체 ADC의 해상도 향상이 가능하다. 제안하는 MCS 기법을 적용한 ADC에 기존의 궤환 캐패시터 스위칭(commutated feedback-capacitor switching : CFCS) 기법을 일부 적용할 경우, 12 비트 이상의 더 높은 해상도를 얻을 수 있고, 응용의 다양화를 고려할 수 있다.

  • PDF

다중 대역 CDMA 신호에 대한 대역통과 표본화의 적용 (Application of Bandpass Sampling to Multiple Band CDMA Signals)

  • 장민용;임성빈;김종훈
    • 대한전자공학회:학술대회논문집
    • /
    • 대한전자공학회 2001년도 제14회 신호처리 합동 학술대회 논문집
    • /
    • pp.583-586
    • /
    • 2001
  • 본 논문에서는 다중 대역통과 표본화 이론에 기반하여 1.9GHz IS-95신호와 2.2GHz IMT-2000 신호를 하나의 ADC(analog to digital converter)를 사용하여 동시에 표본화하고 디지털 처리를 수행하는 방법을 제안하고 실험을 통하여 검증하였다. 일반적인 방법으로는 본 논문에서 고려하는 두 신호를 동시에 표본화하기 위해서는 표본화 주파수가 최소한 1GHz 이상의 고속의 ADC를 사용해야 한다. 그러나 현재 ADC의 기술은 광대역의 신호를 직접 더지털화하기에는 아직 미흡하다. 반면에 대역통과 표본화 이론은 기존의 상용 ADC와 기콘의 RF 시스템을 이용하여 다른 대역에 위치한 두 신호를 통합처리 할 수 있는 기반을 제공하고 있다. 본 논문에서는 이러한 대역통과 표본화 이론에 기반을 두고 상용 ADC를 사용하여 표본화 시스템을 구현하여 IS-95신호와 IMT-2000 신호를 표본화하고 이를 컴퓨터에서 디지털 필터를 이용하여 두 신호를 분리하는 실험을 통하여 다중 대역통과 표본화의 적용 가능성을 검증하였다.

  • PDF

디코더 면적을 줄이는 새로운 전류구동 셀 매트릭스 DAC 구조 (A Novel Current Steering Cell Matrix DAC Architecture with Reduced Decoder Area)

  • 정상훈;신홍규;조성익
    • 전기학회논문지
    • /
    • 제58권3호
    • /
    • pp.627-631
    • /
    • 2009
  • This paper presents a novel current steering cell matrix DAC(digital-to-analog converter) architecture to reduce decoder area. The current cell matrix of a existing architecture is selected by columns and lows thermometer code decoder of input bits. But The current cell matrix of a proposal architecture is divided 2n by the thermometer code decoder of upper input bits and are selected by the thermometer code decoder of middle and lower input bits. Because of this configuration, decoder numbers have increased. But the gate number that composed of decoder has decreased. In case of the designed 8 bit current steering cell matrix DAC, the gate number of decoder has decreased by about 55% in comparison with a existing architecture.