• 전기전자학회논문지
• /
• 제13권1호
• /
• pp.77-86
• /
• 2009

본 논문에서 이식형 심장 박동 조율기를 위한 심전도 검출기와 아날로그-디지털 변환기(ADC)를 설계한다. 제안한 웨이블렛 심전도 검출기는 웨이블렛 필터 뱅크 구조의 웨이블렛 변조기, 웨이블렛 합성된 심전도 신호의 가설 검정을 통한 QRS 신호 검출기와 0-교차점을 이용한 잡음 검출기로 구성된다. 저전력 소모의 동작을 유지하며 보다 높은 검출 정확도를 갖는 심전도 검출기의 구현을 위해, 다중스케일 곱의 알고리즘과 적응형의 임계값을 갖는 알고리즘을 사용하였다. 또한 심전도 검출기의 입력단에 위치하는 저전력 Successive Approximation Register ADC의 구현을 위해, 신호 변환의 주기 중, 매우 짧은 시간 동안에만 동작하는 비교기와 수동 소자로 구성되는 Sample&Hold를 사용하였다. 제안한 회로는 표준 CMOS $0.35{\mu}m$ 공정을 사용하여 집적 및 제작되었고, 99.32%의 높은 검출 정확도와 3V의 전원 전압에서 $19.02{\mu}W$의 매우 낮은 전력 소모를 갖는 것을 실험을 통해 확인하였다.

• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2012년도 추계학술대회
• /
• pp.225-228
• /
• 2012

본 논문은 8-비트 디코더, 2-비트 시간-인터폴레이터, 그리고 출력 버퍼로 구성된 10-비트 시간-인터폴레이션 디지털-아날로그 변환기를 제안한다. 제안하는 시간-인터폴레이션 기법은 RC 로우패스 필터에 의한 시정수를 이용해서 charging time을 조절하여 아날로그 값을 결정하는 방법이다. 또한 시간-인터폴레이터를 구현하기 위해 공정 변화를 최소화하기 위해 레플리카 회로를 포함한 제어 펄스 발생기를 제안한다. 제안하는 10-비트 시간-인터폴레이션 디지털-아날로그 변환기는 3.3 V $0.35{\mu}m$ 1-poly 6-metal CMOS 공정을 이용하여 설계된다. 설계된 10-비트 시간-인터폴레이션 디지털-아날로그 변환기의 면적은 기존의 10-비트 저항열 디지털-아날로그 변환기의 61%를 차지한다. 그리고 시뮬레이션 된 DNL과 INL은 각각 +0.15/-0.21 LSB와 +0.15/-0.16 LSB이다.

• 한국해양학회지
• /
• 제27권1호
• /
• pp.19-34
• /
• 1992

한국자원연구소에서는 1984년 이후 전해저 굴절법 탄성과탐사를 수행하여 왔다. 굴절법 탐사자료가 아날로그방식으로 기록되어 여러개의 지층구조해석이 어려웠다. 친 해저 굴절법 탐사자료의 해석은 각지층의 층후 및 탄성과 전달속도를 구하는 것이 그 목적인데 정밀해석을 위해서는 굴절법자료의 해상도가 향상되어야 하며 해석의 전산자 동화가 이루어 져야 한다. 본 연구에서는 마이크로 컴퓨터가 기본이 되는 자료취득 및 처리스스템을 이용하여 천해저 굴절법 탐사자료를 디지털로 취득함으로써 그 해상도를 높이고, 해석의 신속 정확성을 위하여 전산 해석을 수행하였다. 이 시스템은 IBM AT 호환기종의 마이크로 컴퓨터 와 12 bit 정밀도, 250 kHz의 추출속도를 갖는 A/D 변환 기 그리고 대용량의 자료를 기록할 수 있는 광자기 디스크 드라이브로 구성된다. 현장 탐사에 응용하기 위하여 울산, 부산간 6개 지점에서 천해저 굴절법 탐사를 수행하였 다. 현장탐사에는 무선부표(radio sonobuoy)가 사용되었다. 취득된 디지털 자료를 기 본 전산처리한 후 300 (dpi) 해상도의 레이저 프린터로 굴절법 단면기록을 제작하였 다. 아날로그 탐사기록에서는 2-4개 층의 해석이 가능하지만 디지털 기록에서는 5-9개 층에 대한 탄성과 전파속도 및 심도를 구할 수 있었다. 퇴적층의 전파속도는 1.6-2.1 km/sec로 산출되었으며 음향기반의 속도는 울산근해가 2.4-2.7 km/sec, 부산근해는 4.8 km/sec로 산출되었다.

• 전기전자학회논문지
• /
• 제17권4호
• /
• pp.511-516
• /
• 2013

본 논문에서는 DAC(Digital to Analog Converter) 출력을 지연시켜 디지털 피드백 패스를 추가하는 FDPA 기법을 사용한 SDM(Sigma Delta Modulator)을 제안한다. 지연된 디지털 피드백 패스만을 추가하여 SDM의 해상도를 높이고 기존 구조의 아날로그 피드백 패스를 제거함으로써 기존 구조에 비해 사용되는 클록이 줄어들어 회로가 간단하다. 제안한 구조를 설계하기 위해 MATLAB 모델링을 이용하여 적분기의 최적 계수를 설정하였다. 설계된 SDM은 $0.18{\mu}m$ CMOS 공정을 사용하였고 신호 대역폭 20KHz, 샘플링 주파수 2.56MHz에서 81dB의 SNR, $220{\mu}W$의 전력을 소모한다.

• ETRI Journal
• /
• 제37권6호
• /
• pp.1176-1187
• /
• 2015

This work proposes a highly efficient sensorless motor driver chip for various permanent-magnet synchronous motors (PMSMs) in a wide power range. The motor driver chip is composed of two important parts. The digital part is a sensorless controller consisting mainly of an angle estimation block and a speed control block. The analog part consists of a gate driver, which is able to sense the phase current of a motor. The sensorless algorithms adapted in this paper include a sliding mode observer (SMO) method that has high robust characteristics regarding parameter variations of PMSMs. Fabricated SMO chips detect back electromotive force signals. Furthermore, motor current-sensing blocks are included with a 10-bit successive approximation analog-to-digital converter and various gain current amplifiers for proper sensorless operations. Through a fabricated SMO chip, we were able to demonstrate rated powers of 32 W, 200 W, and 1,500 W.

• 한국통신학회논문지
• /
• 제36권1A호
• /
• pp.28-34
• /
• 2011

본 논문에서는 소출력 우선 통신 기기(SRD : Short Range Device)에 적용 기능한 광대역 하이브리드 직교 폴라 송신(Wideband Hybrid Quadrature Polar transmitter) 구조를 제시하였다. 먼저 시스템 성능 분석을 위한 시뮬레이션 환경을 구축한 후 송신기 성능 파라미터들에 의한 성능 열화 분석을 실시하였다. 주요 성능 열화 요인으로 VVA(Voltage Variable Attenuator)의 슬루율(Slewrate), 크기 및 위상 신호의 시간 지연 그리고 DAC(Digital-to-Analog Converter) 비트수를 고려하였으며, 성능 열화 분석 시뮬레이션을 통해서 송신기 요구 규격을 만족하는 최소 요구 파라미터 값을 확인하였다. 또한 성능 분석 결과를 바탕으로 광대역 하이브리드 직교 폴라 송신기 플랫폼을 구현하였고 3GPP 표준 규격을 참조하여 송신기 성능 측정 및 분석을 실시하였으며 그 결과를 확인하였다.

• 한국통신학회논문지
• /
• 제38C권4호
• /
• pp.351-358
• /
• 2013

본 논문에서는 연속파 주파수 변조(FMCW) 레이저 거리 측정기에서 주파수 변화의 비선형성을 보정하는 기술을 제안하였다. FMCW 기반의 레이저 거리측정기는 높은 거리 분해능을 위해 주파수 변화의 선형성이 요구되며, 비선형성이 존재할 경우 비트 신호의 주파수가 일정하지 않아 거리 측정 성능에 심각한 영향을 미치게 된다. 하지만 일반적으로 주파수 변조를 위해 사용하는 VCO(Voltage Controlled Oscillator)의 출력은 비선형적인 특성을 가지게 된다. 이와 같은 주파수 변화의 비선형성을 보정하기 위하여 본 논문에서는 보조 딜레이 구조를 사용하였다. 보조 딜레이 구조에서 생성되는 신호는 거리 정보를 가진 비트 신호와 동일한 변화율을 가지며, ADC(Analog to Digital Converter)의 Trigger 신호로 사용된다. 즉, 비트 신호의 주파수와 동일한 변화율을 가지는 신호를 Trigger로 사용하여 비트 신호를 샘플링 함으로 비선형성이 보정되어 일정한 비트 주파수를 얻을 수 있고, 따라서 정확한 거리 측정을 할 수 있게 된다. 이에 대한 성능을 검증하기 위해 실험을 수행하여 그 결과를 제시하였다. 제안한 방식에 의해 비성형성으로 인한 FMCW 레이저 거리 측정기의 측정 오차를 개선하여 시스템의 성능이 향상되는 것을 확인할 수 있었다.

• 대한전자공학회논문지SD
• /
• 제40권9호
• /
• pp.685-691
• /
• 2003

본 논문에서는 고속 통신 시스템 응용을 위한 12b 100 MS/s CMOS D/A 변환기(DAC) 회로를 제안한다. 제안하는 DAC는 전력소모, 면적, 선형성 및 글리치 에너지 등을 고려하여, 상위 8b는 단위 전류셀 매트릭스 (unit current-cell matrix)로 나머지 하위 4b는 이진 전류열 (binary-weighted array)로 구성하였다. 제안하는 DAC는 동적 성능을 향상시키기 위해 새로운 구조의 스위치 구동 회로를 사용하였다. 시제품 DAC회로 레이아웃을 위해서는 캐스코드 전류원을 단위 전류셀 스위치 매트릭스와 분리하였으며, 제안하는 칩은 0.35 um single-poly quad-metal CMOS 공정을 사용하여 제작되었다. 측정된 시제품의 DNL 및 INL은 12b 해상도에서 각각 ±0.75 LSB와 ±1.73 LSB이내의 수준이며, 100 MS/s 동작 주파수와 10 MHz 입력 주파수에서 64 dB의 SFDR을 보여준다. 전력 소모는 3 V의 전원 전압에서 91 mW이며, 칩 전체 크기는 2.2 mm × 2.0 mm 이다.

• 한국재료학회지
• /
• 제4권5호
• /
• pp.502-509
• /
• 1994

dynamic strain gage와 12bit AD(analog to digital converter)를 이용한 새로운 제진특성 측정 장치를 제작하였다. 이 장치를 이용하여 일반재료와 고제진재료의 제진특성을 연구하였다. 또한 열처리 조건, 초기 진동 진폭, 그리고 내부응력의 변화에 따른 SDC(specific damping capacity)변화에 관하여 연구하였다. 일반재료와 제진재료의 비교에서, 제진재료는 진동을 가한 후 0.4초 이내에 진동 진폭이 거의 사라졌지만, 같은 시간에 일반재료의 진동 진폭은 거의 감소하지 않았다. Fe-16wt. %Cr계 합금의 제진 특성은 노냉일 때 SDC max 가 40%이상이었고, Fe-5.5wt.%Ai합금의 제진 특성은 공냉일 때 SDC max값이 30%이상이었다. 초기 진동 진폭이 증가할수록 최대 제진 특성치는 낮은 진동 진폭 영역으로 이동하였다. 제진 특성은 내부 응력이 증가할수록 급격한 감소를 보였으며, 본 연구에서 개발한 제진측정 장치는 낮은 진동 진폭의 영역에서 정확한 제진 특성 측정이 가능하였다.

• 한국구조물진단유지관리공학회 논문집
• /
• 제18권1호
• /
• pp.160-165
• /
• 2014

본 연구에서는 MEMS 기반 3축 가속도 센서 모듈을 제작하여 성능 시험을 수행하였고, 지진 모니터링 시스템을 구성하였다. 3축 가속도 센서 모듈의 성능 향상을 위하여 데이터 수집장치를 24bit ADC (Analog to Digital Converter)가 내장된 NI-9239를 사용하였고, 잡음을 줄이기 위해 100Hz LPF (Low Pass Filter)를 통과시킨 데이터를 사용하였다. 또한 지진 모니터링 소프트웨어를 개발하여 구조물에 유의한 진동을 감지하는데 초점을 맞추었다. 진동을 감지하기 위한 방법으로 각 축의 가속도 크기 뿐만 아니라 3축 가속도의 벡터 합을 구하여 이 벡터 합이 미리 설정한 값을 초과할 때의 수치를 별도로 표시하고 이를 파일로 저장하는 알고리즘을 사용하였다.