• 제목/요약/키워드: Digital-IF

검색결과 2,184건 처리시간 0.031초

디지털 고주파 기억 장치에서의 스퓨리어스 신호 저감 방법 (A Method for Reduction of Spurious Signal in Digital RF Memory)

  • 강종진
    • 한국전자파학회논문지
    • /
    • 제22권7호
    • /
    • pp.669-674
    • /
    • 2011
  • 본 논문에서는 디지털 고주파 기억 장치(DRFM: Digital RF Memory)의 스퓨리어스 신호 저감 방법에 대하여 제안하였다. 스퓨리어스 특성은 디지털 고주파 기억 장치의 성능을 결정짓는 주요 요소이다. 제안한 방법은 입력되는 IF 신호에 랜덤 위상값을 가지는 LO 신호를 혼합하여 샘플링하여 스퓨리어스 신호를 저감하였으며, 랜덤 위상을 가지는 LO 신호는 직접 디지털 합성기(DDS: Direct Digital Synthesizer)의 고속 위상 제어 특성을 이용하여 생성하였다. 제안한 방법을 적용하여 5~10 dB의 스퓨리어스 특성이 향상됨을 확인하였다.

Simulink에서의 SDR을 위한 Digital IF 설계 (Digital IF Designs for SDR in Simulink)

  • 우춘식;김재윤;이창수;유경렬
    • 대한전기학회:학술대회논문집
    • /
    • 대한전기학회 2002년도 하계학술대회 논문집 D
    • /
    • pp.2589-2591
    • /
    • 2002
  • 송수신기의 방식에는 직접변환 방식과 기저대역 신호와 LO(Local Oscillator)를 혼합하여 interpolation 기법을 사용하여 중간 주파수 단계까지 up conversion을 하고 두 번째 LO와 IF신호를 혼합하여 RF신호로 변환하여 송신하는 헤테로다인 방식이 존재한다. 본 논문에서는 이런 송수신기 방식 중에서 헤테로다인 방식을 적용하여 QPSK에서의 digital up /down converter를 Simulink 환경에서 설계 및 구현하였다. Up converter는 4배의 interpolation 필터와 4단짜리 cascaded integrate-comb(CIC)필터를 사용하여 입력데이터의 샘플 레이트를 클럭 레이트까지 증가시켰으며, numerically controlled oscillator (NCO)와 mixer를 사용하여 신호를 변조하였다. Down converter의 구조는 up converter와 동일하며 단지 up converter의 반대순서로 구성되어있다. 이런 모든 과정을 Simulink를 이용한 시뮬레이션과 스펙트럼 분석기를 사용하여 검증해 보았다.

  • PDF

RFID 모듈을 이용한 디지털 도어락의 설계 (Design of Digital DoorLock Using RFID Module)

  • 김윤수;김정태
    • 한국정보통신학회:학술대회논문집
    • /
    • 한국정보통신학회 2013년도 추계학술대회
    • /
    • pp.59-60
    • /
    • 2013
  • 본 논문에서는 Atmel사의 마이크로 프로세서 Atmega128을 사용해 도어락을 제작하였다. 기존의 도어락과 다르게 보안 강화를 위하여 RFID를 추가하였다. 간단하게 동작 원리를 말하자면 RFID리더기가 카드를 인식하면 LCD애 비밀 번호 입력창이 나온다. 그 후에 비밀번호를 입력하여 비밀번호가 일치하면 문이 열리고 일치하지 않으면 문이 열리지 않는다. 또한 버튼을 추가시켜 비밀번호를 변경할 수 있게 해주었다.

  • PDF

Implementation and Performance Analysis of a Digital IF Transceiver for an SDR-based Reconfigurable Base Station

  • 유봉국;나성웅
    • 한국통신학회논문지
    • /
    • 제33권9A호
    • /
    • pp.900-908
    • /
    • 2008
  • This paper presents the implementation and performance test of a Digital IF transceiver for a SDR-based mobile communication base station. The transceiver is reconfigurable to HSDPA and to three profiles, 7 MHz, 3.5 MHz, and 1.75 MHz, each incorporating the IEEE 802.16d WiMAX standard. The transceiver can be reconfigured to other standard profiles through software downloaded onto identical hardware platforms. Experimental results show that the transceiver can be reconfigured to other systems and the performance of the transceiver satisfies the recommended performance criteria of each standard.

디지털 스토리텔링을 이용한 독서지도 방안 연구 (A Study on Facilitating Reading Education Through Digital Storytelling)

  • 강숙희
    • 한국문헌정보학회지
    • /
    • 제41권1호
    • /
    • pp.307-321
    • /
    • 2007
  • 본 연구는 초등학생들을 대상으로 하여 일차적으로는 디지털 스토리텔링이 그들의 독서태도 향상에 효과가 있는지를, 이차적으로는 독서태도에 대한 디지털 스토리텔링의 효과가 협력학습과 개별학습 집단 간에 차이가 있는지를 살펴보았다. 서울에 있는 한 초등학교의 4학년 29명이 본 연구 대상으로 참여하였다. 연구 결과, 디지털 스토리텔링의 적용이 초등학생들의 독서태도를 향상시키는 데 매우 효과적이라는 사실을 확인하였다. 그러나, 태도에 대한 디지털 스토리텔링의 효과는 협력학습과 개별학습 집단 간에 유의미한 차이가 없는 것으로 나타났다. 본 연구는 디지털 스토리텔링이 협력, 개별학습에 관계없이 초등학생들의 독서태도를 향상시키는 데 매우 효과적인 방법임을 입증해주고 있다.

디지털 이미지 증거에서 사건과 무관한 파일 삭제시 무결성 제공 방안 연구 (A Study on the Providing the Integrity of Digital Evidence while Deleting the irrelevant File)

  • 김태경
    • 디지털산업정보학회논문지
    • /
    • 제15권4호
    • /
    • pp.111-116
    • /
    • 2019
  • The digital forensic analysis ensures the integrity of confiscated data by calculating hash values for seizure and search of digital evidence and receiving confirmation and signature from participants. However, evidence that is irrelevant to the alleged offense needs to be deleted even after seizure from the point of view of privacy. But the hash value is altered by deleting the irrelevant data from the image file, one will not be able to prove that the file is in the initial state when it was seized. Therefore, in this paper, a study was conducted to support the integrity of the digital evidence, even if some of the seized digital evidence was deleted or damaged during the seizure search. The hash value of each data is calculated and hash value of the combination of hash values are also calculated. Even if the unrelated evidence is deleted from the seized evidence regardless of file system such as FAT or NTFS, the suggested method presented a way to provide the integrity that proves there is no change in the evidence file.

사후 디지털 자산 관리 시스템에 관한 연구 (ADAM: An Approach of Digital Asset Management system)

  • 문정경;김황래;김진묵
    • 한국정보통신학회논문지
    • /
    • 제16권9호
    • /
    • pp.1977-1982
    • /
    • 2012
  • 컴퓨터나 스마트폰 사용자들은 최근에 다양한 소셜 네트워크 서비스가 제공되어 매우 편리하다. 소셜 네트워크 서비스는 사이버 공간에서 사용자가 원하는 멀티미디어 자료들을 저장해 두고 편리하게 이용할 수 있어서 좋다. 하지만, 서비스 사용자가 증가하면서 클라우드 저장소의 공간이 급격하게 증가하고, 서비스 사용자가 사망한 경우에는 빅-테이블이나 상속 문제가 발생하게 된다. 대표적으로 사망자가 남긴 디지털 자산들에 대한 게시, 유포, 보관, 그리고 상속에 관한 문제가 발생할 수 있다. 현재는 디지털 자산을 상속자가 서비스 제공자에게 사망자와 가족관계임을 밝히고, 사실 여부를 확인 받은 후에 디지털 자산에 대한 부분적인 사용, 저장, 그리고 백업만이 가능하다. 그러므로, 우리는 본 논문에서 상속자가 사망자가 남긴 디지털 자산을 쉽고 편리하게, 그리고 안전하게 상속할 수 있도록 하는 ADAM을 제안하고자 한다. ADAM을 사용하면 상속자는 정당한 상속절차를 거쳐서 일반적인 재산과 마찬가지로 디지털 자산에 대해서 자유롭고 편리하게 상속 받을 수 있다.

플래시 메모리 기반 저장장치에서 디지털 포렌식을 위한 데이터 무결성에 영향을 주는 특성 및 기술 연구 (A Study on Characteristics and Techniques that Affect Data Integrity for Digital Forensic on Flash Memory-Based Storage Devices)

  • 이현섭
    • 사물인터넷융복합논문지
    • /
    • 제9권3호
    • /
    • pp.7-12
    • /
    • 2023
  • 디지털 포렌식에서 가장 중요하게 여기는 특징 중 하나는 무결성이다. 무결성은 데이터가 변조되지 않았음을 의미한다. 디지털 포렌식 과정에서 증거를 수집하는데 이 증거가 나중에 변조되었다면 증거로 사용될 수 없다. 아날로그 증거물은 사진을 찍어놓는 방식 등을 통해 변조된 사실을 쉽게 파악할 수 있다. 그러나 저장매체 속의 데이터 즉, 디지털 증거는 눈에 보이지 않기 때문에 변조되었는지 알기가 어렵다. 그래서 이 증거 데이터가 증거 수집 단계에서 법정 제출까지의 과정 중 변조가 되지 않았음을 증명하기 위해 해시값을 사용한다. 해시값은 증거 수집 단계에서 저장 데이터로부터 수집한다. 그러나 NAND 플래시 메모리는 내부적인 동작의 특성 때문에 시간이 지나면 물리적 데이터 형상이 수집 단계와 달라질 수 있다. 본 논문에서는 고의적인 데이터 훼손을 시도하지 않더라도 플래시 메모리의 물리적 형상이 변경될 수 있는 플래시 메모리의 특성 및 기술들을 연구한다.

적응 다단 시스템 식별 알고리듬을 이용한 새로운 반향제거기 (New Echo Canceller using Adaptive Cascaded System Identification Algorithm)

  • 권오상
    • 디지털산업정보학회논문지
    • /
    • 제10권1호
    • /
    • pp.113-120
    • /
    • 2014
  • In this paper, I present a new echo canceller using the adaptive cascade system identification (CSI) method, which a system response is divided into several responses so that each response is adaptively estimated and combined. Echo cancellation is required for a dual-duplex DSL, in order to allow each individual loop to operate in a full duplex fashion. Echo cancellation was one of the most difficult aspects of DSL design, requiring high linearity and total echo return loss in excess of 70 dB. Especially, for a fickle response, if the response is estimated by an adaptive filter, the filter needs more taps and the performance is decreased. But the response is divided into several responses, the computation complexities are decreased and the performance is increased. For the stage constant n, which represents the number of stages, if the response is not divided (n=1), the computation complexity of multiply is $2N^2$. And if the response is divided into two responses (n=2), the computation complexity of multiply is $2N^2$. Also, if n=3, the computation complexity is ${\frac{2}{3}}N^2$. Therefore, it is known that the computation complexity is decreased as n is increased. Finally, this proposed method is verified through simulation of echo canceller for digital subscriber line (DSL) application.

영상 압축을 위한 DWT Encoder 설계 (An implementation of DWT Encoder design for image compression)

  • 이강현
    • 대한전자공학회:학술대회논문집
    • /
    • 대한전자공학회 1999년도 추계종합학술대회 논문집
    • /
    • pp.491-494
    • /
    • 1999
  • Introduction of digital communication network such as Integrated Services Digital Networks(ISDN) and digital storage media have rapidly developed. Due to a large amount of image data, compression is the key techniques in still image and video using digital signal processing for transmitting and storing. Digital image compression provides solutions for various image applications that represent digital image requiring a large amount of data. In this paper, the proposed DWT(Discrete Wavelet Transform) filter bank is consisted of simple architecture, but it is efficiently designed that a user obtain a wanted compression rate as only input parameter. If it is implemented by FPGA chip, the designed encoder operates in 12MHz.

  • PDF