• 제목/요약/키워드: Digital structure design

검색결과 898건 처리시간 0.032초

Bus Information Terminal(BIT)를 위한 Adaptive User Interface(AUI) 설계 (Design of Adaptive User Interface(AUI) for Bus Information Terminal)

  • 남두희
    • 한국인터넷방송통신학회논문지
    • /
    • 제11권2호
    • /
    • pp.89-94
    • /
    • 2011
  • 오늘날 정보통신 기술의 지속적인 발전에 따라 다양한 커뮤니케이션 기기의 사용이 증가하고 있으며 그에 따라 제공되는 기능 및 서비스의 양이 증대되고 있다. 그러나 대부분의 커뮤니케이션 기기들은 정보 획득 및 서비스 사용을 위해 계층적인 메뉴구조, 순차적 검색의 비효율적인 탐색구조만을 제공하고 있기 때문에 효율적인 정보의 획득을 위한 연구가 필요한 시점이다. 본 연구에서는 정보기기의 접근성 및 활용성을 향상시키기 위해 버스 정보안내 단말기(BIT)를 대상으로 지능형 사용자 인터페이스의 일환이라 할 수 있는 적응형 사용자 인터페이스를 설계하고 적용한다. 본 연구에서 적용하는 AUI는 불특정 다수를 위한 AUI로 이용자들의 과거사용 기록을 토대로 결정된다. 본 연구의 결과는 BIT의 사용 측면에서 접근성 및 활용성을 향상시킴으로 대중교통 이용 발전에 조그마한 한 축을 담당할 것으로 기대된다.

AGC 기능을 갖춘 IMT-2000용 IQ 벡터 모듈레이터 설계 (The Design of IQ Vector Modulator having AGC Function for IMT-2000)

  • 오인열;박종화;손광철;김태웅;전형준;나극환
    • 한국전자파학회논문지
    • /
    • 제14권6호
    • /
    • pp.575-583
    • /
    • 2003
  • 본 논문에서는 개방 단락 반사형 IQ 벡터 모듈레이터를 설계 제작하였다. 개방 단락 반사형은 구조의 특수성으로 인해 외부 회로의 첨가 없이 IQ 벡터 모듈레이터를 구현할 수 있다는 장점이 있다. 일반적으로 개방 및 단락의 반사구조로써 MESFET을 사용하여 구현되지만 이는 IQ 신호에 의해서 음 전압이 발생되어야 MESFET 를 동작시킬 수 있고, 이 때문에 IQ 신호에 대한 TTL 적용이 되어 동작케하기 위해서는 설계가 복잡해진다 반면 BJT특성의 구조적 변형으로 전자 이동도 특성이 향상된 HBT등의 소자가 등장하고 있고 높은 주파수에서도 문제없이 동작이 가능하도록 되었다. 이에 BJT 구조의 개방 단락 반사형 IQ 벡터 모듈레이터를 제안하고 제작하였으며, BJT 특성으로 인해 TTL 호환이 쉽다는 장점을 얻었다. 또한 AGC 기능을 갖도록 하기 위해 이득제어가 될 때 위상의 변화 없이 구현되도록 독립적으로 동작하는 가변 감쇠기를 적용하였다. 제작 결과 4사분면의 전체적으로 $\pm$ 1$^{\circ}$의 위상차와 $\pm$ 0.6 dB의 진폭 차를 가지고 동작하며, 20 dB 가변범위 전체적으로는 위상에 영향을 주지 않으며 이득을 가변시킬 수 있는 설계의 결과를 이루었다. 또한 온도 변화량에 대해서도 $\pm$ 6$^{\circ}$의 위상변화량과 $\pm$ 0.5 dB의 진폭 변화량만을 갖는 결과를 얻음으로써 온도 변화에 대한 특성도 만족함을 확인하였다.

부유게이트에 지역전계강화 효과를 이용한 아날로그 어레이 설계 (Design of an Analog Array using Enhancement of Electric Field on Floating Gate MOSFETs)

  • 채용웅
    • 한국전자통신학회논문지
    • /
    • 제8권8호
    • /
    • pp.1227-1234
    • /
    • 2013
  • 1.2 더블 폴리 부유게이트 트랜지스터로 구성된 아날로그 메모리가 CMOS 표준공정에서 제작되었다. 효율적인 프로그래밍을 위해 일반적인 아날로그 메모리에서 사용되었던 불필요한 초기 소거 동작을 제거하였으며 프로그래밍과 읽기의 경로를 동일하게 가져감으로서 읽기 동작 시에 발생하는 증폭기의 DC 오프셋 문제를 근본적으로 제거하였다. 어레이의 구성에서 특정 셀을 주변의 다른 셀들로부터 격리시키는 패스 트랜지스터 대신에 Vmid라는 별도의 전압을 사용하였다. 실험 결과 아날로그 메모리가 디지털 메모리의 6비트에 해당하는 정밀도를 보였으며 프로그래밍 시에 선택되지 않은 주변의 셀들에 간섭 효과가 없는 것으로 확인되었다. 마지막으로, 아날로그 어레이를 구성하는 셀은 특이한 모양의 인젝터 구조를 가지고 있으며, 이것은 아날로그 메모리가 특별한 공정 없이도 트랜지스터의 breakdown 전압 아래에서 프로그래밍 되도록 하였다.

차량 위치 추적을 위한 이동 객체 관리 시스템의 설계 (Design of A Moving Object Management System for Tracking Vehicle Location)

  • 안윤애;김동호;류근호
    • 정보처리학회논문지D
    • /
    • 제9D권5호
    • /
    • pp.827-836
    • /
    • 2002
  • 이동 객체 관리 시스템은 사람, 동물, 자동차 등과 같이 시간에 따라 위치를 변경하는 시공간 데이터를 관리한다. 이러한 이동 객체 관리 시스템은 차량 위치 추적, 디지털 전장, 위치 기반 서비스 등에 적용된다. 그러나 기존의 이동 객체 관리 시스템은 이동 객체의 과거 및 미래의 위치정보를 개별적으로 관리하며, 불확실한 과거 및 미래의 위치 추정 방법을 구체적으로 제시하지 못한다. 따라서 이 논문에서는 이동 객체의 이력 정보를 관리할 뿐만 아니라, 데이터베이스에 저장된 이력정보를 이용한 이동 객체의 과거 및 미래의 위치 추정이 가능한 시스템을 제안한다. 이를 위해 차량 위치 추적을 위한 이동 객체를 모델링하고 이동 객체 데이터베이스 구조를 제시한다. 아울러 제안 시스템의 실행 모델을 제시하고, 이를 차량 추적을 위한 가상 시나리오에 적용한다.

건물 데이터베이스 구축을 위한 그래프 토폴로지 설계 및 패턴매칭 구현 (Graph Topology Design for Generating Building Database and Implementation of Pattern Matching)

  • 최효석;염재홍;이동천
    • 한국측량학회지
    • /
    • 제31권5호
    • /
    • pp.411-419
    • /
    • 2013
  • 3차원 건물을 모델링하기 위해 항공영상 또는 라이다 데이터를 이용하여 건물 외곽선 추출이나 지붕을 구성하는 패치를 추출하는 단계를 거친다. 이러한 3차원 정보를 자동으로 획득하는 알고리즘 개발과 같은 효과적인 정보의 획득에 대한 연구가 활발히 진행되고 있으나, 추후 추출된 정보의 활용이나 유지관리에 대한 연구는 미흡한 상태이다. 본 연구는 3차원 정보를 얻었다는 가정 하에 건물의 형태에 따른 검색을 위한 연구이다. 이를 위하여 벽면, 분할 지붕면, 바닥과 같은 건물의 구성체를 노드(node)로 표현하고 이들의 인접성 관계를 그래프 구조로 객체의 형태를 정의하는 토폴로지 설계 방법을 제안하였다. 제안된 방법에 의해 생성된 토폴로지를 건물 그래프 데이터베이스에 저장하고, 토폴로지 정보를 이용한 패턴매칭을 수행하여 건물을 검색한 결과의 분석을 통해 제안된 객체 토폴로지 설계방법의 효용성을 입증하였다. 그래프 구조의 토폴로지를 기반으로 건물을 검색할 수 있었으며, 검색 조건을 부여하여 건물의 유사 정도를 조절하며 검색할 수 있었다. 또한 축척 및 회전에 불변한 객체의 형태묘사 방법으로 사용될 수 있다고 사료된다.

선체구조 Ballast Tank 고장력 TMCP강판의 과방식중 부식피로균열 전파거동 (Corrosion Fatigue Crack Propagation Behaviour of TMCP Steel Plate at Ballast Tank of Ship Structure under the Condition of Cathodic Overprotection)

  • 김원범
    • 한국산학기술학회논문지
    • /
    • 제13권6호
    • /
    • pp.2465-2471
    • /
    • 2012
  • 선박이나 심해저 해양플랜트와 같이 가혹한 해양환경에서 사용되는 강구조물에서 부식피로는 설계수명과 관련하여 해결을 요하는 중요한 문제이다. 본 연구에서는 전기방식중 과도한 전기방식이 부식피로균열 전파거동에 미치는 영향을 고찰하기 위하여 근래 사용이 확대되고 있는 고장력 TMCP에 대하여 합성해수중 -950mV vs. SCE의 과방식 인가전압 환경에서 부식피로균열 전파시험을 실시하고 da/dN-${\Delta}K$ 선도를 구하였다. 이 선도에서 저 ${\Delta}K$ 영역에서는 해수중 전파속도보다 빠른 균열전파속도를 나타내었으나, 고 ${\Delta}K$영역으로 갈수록 해수중 보다 늦은 균열전파속도를 나타내었다. 부식피로균열 전파속도에 영향을 미치는 인자로서 가속요인과 감속요인으로 나누고 각각 수소기체와 석회질생성물의 역할에 대하여 고찰하였다.

향상된 혼합 사상기법을 이용한 효율적인 대블록 플래시 메모리 변환계층 설계 및 구현 (Design and Implementation of an Efficient FTL for Large Block Flash Memory using Improved Hybrid Mapping)

  • 박동주;곽경훈
    • 한국정보과학회논문지:컴퓨팅의 실제 및 레터
    • /
    • 제15권1호
    • /
    • pp.1-13
    • /
    • 2009
  • 플래시 메모리는 크기가 작고, 적은 전력을 사용하며 충격에 강하기 때문에 MP3 플레이어, 핸드폰, 디지털 카메라와 같은 휴대용 기기에서 저장장치로 널리 사용되고 있다. 플래시 메모리의 많은 장점 때문에 개인용 컴퓨터 및 노트북에서 사용되는 저장장치인 하드디스크를 플래시 메모리로 대체하고자 하는 연구도 진행되고 있다. 플래시 메모리는 덮어쓰기가 허용되지 않으며 읽기/쓰기의 기본 단위와 삭제의 기본 단위가 다르기 때문에 FTL(Flash Translation Layer)라는 플래시 변환 계층을 사용한다. 최근에는 기존의 플래시 메모리와 다른 물리구조와 특성을 갖는 대블록 플래시 메모리가 등장하여 기존의 FTL을 그대로 사용하게 되면 플래시 메모리를 효율적으로 사용할 수 없다. 본 논문에서는 기존의 FTL 중 가장 좋은 성능을 내는 FAST(Fully Associative Sector Translation)을 기반으로 데이타블록 내에서 페이지단위 사상을 적용하여 대블록 플래시 메모리의 특성에 맞는 FTL 기법을 제안한다.

새로운 구조의 큰 복 굴절을 가진 광자결정 광섬유의 제작에 관한 연구 (Study on the Novel Fabrication Method of Highly Birefringent Photonic Crystal Fiber)

  • 마경식;김길환;황규진;엄성훈;이관일;정제명;이상배
    • 한국광학회지
    • /
    • 제21권6호
    • /
    • pp.235-240
    • /
    • 2010
  • Stack-and-draw 방법을 사용하여 새로운 구조의 높은 복굴절을 가진 광자 결정 광섬유(highly birefringent photonic crystal fiber, Hi-Bi PCF)를 제작하였다. 제작된 광섬유는 공기구멍으로 구성된 클래딩 외부에 큰 공기구멍을 추가함으로써 광섬유 인출 과정중에 코어와 공기층 클래딩 영역에 비대칭적인 압력이 인가되어 코어가 타원형으로 변형되어 복굴절이 유도된다. 제작된 Hi-Bi PCF의 복굴절은 1550 nm에서 $2.29{\times}10^{-4}$로 측정되었다.

Analysis of Subthreshold Behavior of FinFET using Taurus

  • Murugan, Balasubramanian;Saha, Samar K.;Venkat, Rama
    • JSTS:Journal of Semiconductor Technology and Science
    • /
    • 제7권1호
    • /
    • pp.51-55
    • /
    • 2007
  • This paper investigates the subthreshold behavior of Fin Field Effect Transistor (FinFET). The FinFET is considered to be an alternate MOSFET structure for the deep sub-micron regime, having excellent device characteristics. As the channel length decreases, the study of subthreshold behavior of the device becomes critically important for successful design and implementation of digital circuits. An accurate analysis of subthreshold behavior of FinFET was done by simulating the device in a 3D process and device simulator, Taurus. The subthreshold behavior of FinFET, was measured using a parameter called S-factor which was obtained from the $In(I_{DS})\;-\;V_{GS}$ characteristics. The value of S-factor of devices of various fin dimensions with channel length $L_g$ in the range of 20 nm - 50 nm and with the fin width $T_{fin}$ in the range of 10 nm - 40 nm was calculated. It was observed that for devices with longer channel lengths, the value of S-factor was close to the ideal value of 60 m V/dec. The S-factor increases exponentially for channel lengths, $L_g\;<\;1.5\;T_{fin}$. Further, for a constant $L_g$, the S factor was observed to increase with $T_{fin}$. An empirical relationship between S, $L_g$ and $T_{fin}$ was developed based on the simulation results, which could be used as a rule of thumb for determining the S-factor of devices.

새로운 유한체 나눗셈기를 이용한 타원곡선암호(ECC) 스칼라 곱셈기의 설계 (Design of ECC Scalar Multiplier based on a new Finite Field Division Algorithm)

  • 김의석;정용진
    • 한국통신학회논문지
    • /
    • 제29권5C호
    • /
    • pp.726-736
    • /
    • 2004
  • 본 논문에서는 타원곡선 암호 시스템을 위한 스칼라 곱셈기를 유한체 GF(2$^{l63}$)상에서 구현하였다. 스칼라 곱셈기는 stand basis를 기반으로 비트-시리얼 곱셈기와 나눗셈기로 구성되어 있으며 이 가운데 가장 많은 시간을 필요로 하는 나눗셈의 효율적인 연산을 위해 확장 유클리드 알고리즘 기반의 새로운 나눗셈 알고리즘을 제안하였다. 기존의 나눗셈기들이 가변적인 데이터 종속성으로 인해 제어 모듈이 복잡해지며 처리 속도가 느린 것에 비해 새로이 제안하는 나눗셈 알고리즘은 입력신호의 크기에 독접 적인 2-bit의 제어 신호만을 필요로 하기 때문에 기존의 나눗셈기에 비하여 하드웨어 사이즈 및 처리 속도면에서 유리하다. 또한 제안하는 나눗셈기의 연산 모듈은 규칙적인 구조를 가지고 있어 입력 신호의 크기에 따라 확장이 용이하다. 새로운 스칼라 곱셈기는 삼성전자 0.18 um CMOS 공정으로 합성하였을 경우 60,000게이트의 하드웨어 사이즈를 가지며 최대 250MHz까지 동작이 가능하다. 이 때 데이터 처리속도는 148kbps로 163-bit 프레임당 1.1㎳ 걸린다. 이러한 성능은 디지털 서명, 암호화 및 복호화 그리고 키 교환 등에 효율적으로 사용될 수 있을 것으로 여겨진다.다.