• ETRI Journal
• /
• 제35권4호
• /
• pp.697-705
• /
• 2013

Emerging trends in the area of digital very large scale integration (VLSI) signal processing can lead to a reduction in the cost of the cochlear implant. Digital signal processing algorithms are repetitively used in speech processors for filtering and encoding operations. The critical paths in these algorithms limit the performance of the speech processors. These algorithms must be transformed to accommodate processors designed to be high speed and have less area and low power. This can be realized by basing the design of the auditory filter banks for the processors on digital VLSI signal processing concepts. By applying a folding algorithm to the second-order digital gammatone filter (GTF), the number of multipliers is reduced from five to one and the number of adders is reduced from three to one, without changing the characteristics of the filter. Folded second-order filter sections are cascaded with three similar structures to realize the eighth-order digital GTF whose response is a close match to the human cochlea response. The silicon area is reduced from twenty to four multipliers and from twelve to four adders by using the folding architecture.

• 한국산학기술학회논문지
• /
• 제10권11호
• /
• pp.3087-3093
• /
• 2009

디지털 필터는 다양한 디지털 신호처리 분야에서 필수 불가결하게 사용되는 기본 요소이다. 디지털 필터는 이진수의 덧셈과 곱셈을 기본 연산으로 하기 때문에 이진수로 나타낸 필터의 계수 및 차수에 의해 연산 속도, 전력소비 등의 성능이 결정 될 뿐만 아니라 VLSI 기술을 이용하여 디지털 필터가 반도체 칩으로 제작되는 경우, 칩의 면적에 영향을 미치게 된다. 본 연구에서는 디지털 필터의 성능을 개선하기 위하여 2의 보수로 표현되는 이진 필터 계수 데이터들에 대하여 0 디지트의 개수를 최대로 표현할 수 있도록 하는 두 가지 알고리즘을 적용하여 필터의 연산속도를 증가 시키고, 공통 부분식 소거법을 적용하여 필터의 덧셈 연산을 간소화 시키며 곱셈 연산을 shift 연산으로 대체하여 디지털 필터 설계를 간단히 할 수 있는 방법을 제시하였다. 제안한 방법은 FPGA를 이용한 디지털 필터로 구현하여 성능을 평가하였다.

• 한국방사선학회논문지
• /
• 제15권1호
• /
• pp.1-7
• /
• 2021

양전자방출단층촬영기기에서 영상을 획득하기 위해서는 동시 측정된 검출기 모듈의 섬광 픽셀의 위치 좌표를 서로 연결하는 과정이 필요하다. 이를 위해서 다수의 섬광 픽셀과 소수의 광센서를 사용하는 검출기 모듈에서는 평면 영상을 획득하여 각 섬광 픽셀의 영역을 나누어 감마선과 상호작용한 섬광 픽셀의 위치를 획득해야 한다. 또는 사용하는 섬광 픽셀의 수와 광센서의 수를 동일하게 구성할 경우는 섬광 픽셀 위치에 대한 위치 좌표를 직접 디지털 신호 좌표로 획득할 수 있다. 다수의 섬광 픽셀과 소수의 광센서를 사용하는 방법은 평면 영상 획득과 영역을 나누는 과정이 필요하며, 디지털 신호 좌표를 직접 획득하는 방법은 다수의 광센서와 신호처리 시스템이 필요하다. 이는 신호처리 과정이 복잡해지며, 비용이 상승하는 문제가 발생한다. 이를 해결하기 위해 본 연구에서는 다수의 섬광 픽셀과 소수의 광센서를 사용하여 평면 영상 및 영역의 분리과정을 수행하지 않고 디지털 신호 좌표를 획득하는 방법을 개발하였다. 최대우도함수를 사용하여 각 섬광 픽셀에서 획득한 신호를 통해 작성된 순람표를 통해 감마선과 상호작용한 섬광 픽셀의 위치 좌표값을 디지털 신호로 획득하는 방법이다. DETECT2000을 사용하여 시뮬레이션을 실시하였으며, 제시한 방법에 대해 검증을 실시하였다. 그 결과 모든 섬광 픽셀에서 정확한 디지털 신호 좌표를 획득할 수 있었으며, 이를 기존 시스템에 적용할 경우 신호처리 과정의 단순화로 보다 빠른 영상획득이 가능할 것으로 판단된다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2002년도 춘계학술대회 논문집 전기기기 및 에너지변환시스템부문
• /
• pp.96-98
• /
• 2002

This paper proposes the digital pin line checker which can extremely improve the efficiency of the pine line checking using a micro processor. The line checker is designed which can check efficiently up to maximum 2048 pin. Alarm busser is designed ringing real-timely the case that the pin line is connected differently with real node number. Accordingly the comparing and identifying work visually the node number showing on the displaying board with real node number is avoided after the electronic stimulus enforce to the pin of the fixture by the test engineer. The digital line checker is designed based on the 8051. And the effectiveness and accuracy of the proposed line checking strategy is tested by simulating the several error connections for pin lines on the small scale board.

• 한국도서관정보학회지
• /
• 제52권4호
• /
• pp.179-203
• /
• 2021

본 연구의 목적은 디지털 정보격차 관련 국내 연구의 주요 이슈와 경향을 살펴보는 것이다. 이를 위해 2003년부터 2020년까지의 관련 논문 488건을 대상으로 연도별 논문 건수과 학술지 주제 영역을 분석하였으며, 추가적으로 토픽모델링과 단어네트워크 분석을 통해 연구 주제를 파악하였다. 분석 결과를 살펴보면, 첫째, 2007년까지 논문 건수가 증가하다가 이후 10년간 증감을 반복한 후 2019년부터 급증하는 것으로 나타났으며, 둘째, 사회과학, 복합학, 공학, 예술체육학 등 다양한 학문분야에서 연구가 이뤄지고 있으나, 최근 연구를 주도하는 분야는 사회과학과 복합학 분야인 것으로 나타났다. 셋째, 토픽모델링과 단어 네트워크 분석을 통해 연구의 주제는 '지역 간 디지털 정보격차', '장애인 디지털 정보격차', '디지털 정보격차의 기술적 환경', '디지털 정보 활용과 영향 격차', '디지털 정보격차의 법·제도적 환경', '노인 디지털 정보격차' 등 6개로 분류되었다. 넷째, 최근 들어 '디지털 정보 활용과 영향 격차', '디지털 정보격차의 기술적 환경'에 관련된 주제가 관심을 많이 받고 있는 것으로 나타났다.

• Smart Structures and Systems
• /
• 제31권3호
• /
• pp.275-281
• /
• 2023

In recent years, technological developments have rapidly increased the number of complex structures and equipment in the industrial. Accordingly, the prognostics and health monitoring (PHM) technology has become significant. The safety assessment of industrial sites requires data obtained by installing a number of sensors in the structure. Therefore, digital twin technology, which forms the core of the Fourth Industrial Revolution, is attracting attention in the safety field. The research on digital twin technology of structures subjected to seismic loads has been conducted recently. Hence, this study proposes a digital twin system that estimates the responses and arbitrary load in real time by utilizing the minimum sensor to a pipe that receives a seismic and arbitrary load. To construct the digital twin system, a finite-element model was created considering the dynamic characteristics of the pipe system, and then updating the finite-element model. In addition, the calculation speed was improved using a finite-element model that applied the reduced-order modeling (ROM) technology to achieve real-time performance. The constructed digital twin system successfully and rapidly estimated the load and the point where the sensor was not attached. The accuracy of the constructed digital twin system was verified by comparing the response of the digital twin model with that derived by using the load estimated from the digital twin model as input in the finite-element model.

• 디지털융복합연구
• /
• 제11권3호
• /
• pp.293-298
• /
• 2013

소프트웨어 품질에 대한 중요성이 강조되어지고 있다. 개발에 주력하던 회사들도 소프트웨어 품질에 많은 관심을 가지고 있으며 품질을 개선하기 위한 노력을 기울이고 있다. 본 연구에서는 소프트웨어 테스팅을 통해서 얻어진 데이터를 분석하려 한다. 소프트웨어의 시험수와 시험에 소요된 날짜, 각 기능별 나타나는 발견된 오류수를 중심으로 소프트웨어 테스팅에 영향을 미치는 요인을 발견하려 한다. 또한 회귀분석을 통해서 소프트웨어 총 오류수에 가장 영향을 미치는 변인을 찾아보려 한다. 또한 테스터의 성별에 따라서 영향을 미치는 요인에 대한 분석을 하려 한다.

• 디지털산업정보학회논문지
• /
• 제4권3호
• /
• pp.45-53
• /
• 2008

As internet is wide spread, the number of internet service provider is increased. Internet service providers gather the personnel information with inhabitants registration identification number for the user management and the adult authentication. The personnel information is spreaded thorough the Internet by the system hacking, mismanagement and malicious resale. And the personnel information is used for spam email, phishing scams, etc. by malicious others. So the Ministry of Information and Communication Republic of Korea developments I-PIN system of the personnel identification. But, I-PIN has some problem the guideline for it and the method of 5 I-PIN services. In this paper, we analyze the problem about the guideline for I-PIN and the method of 5 I-PIN services. And we propose the countermeasure about the problem.

• 디지털산업정보학회논문지
• /
• 제6권4호
• /
• pp.297-305
• /
• 2010

Employment number by areas is composed of various factors for groups and time series. In this paper, we use the panel data for finding various variables and using this, we analyzed the factors that is major influence to employment number by areas. For analysis we looked at employment number by areas, the region for analysis consist of seven groups, that is, the metropolitan city(such as Busan, Daegu, Incheon, Gwangiu, Daejeon, Ulsan.) and Seoul. Analyzing period be formed over a 63 time points(2005.01.- 2010.03). We examined the data in relation to the employment number by occupational job, unemployment rate, monthly household income, preceding business composite index, consumer price index, composite stock price index. In looking at the factors which determine employment number by areas job, evidence was produced supporting the hypothesis that there is a significant negative relationship between unemployment rate and monthly household income the consumer price index. The consumer price index and composite stock price index are significant positive relationship, preceding business composite index is positive relationship, it are not significant variables in terms of employment number by areas job.

• 디지털산업정보학회논문지
• /
• 제10권1호
• /
• pp.1-6
• /
• 2014

In this paper, we propose a CPLD low power algorithm considering the structure. The proposed algorithm is implemented CPLD circuit FC(Feasible Cluster) for generating a problem occurs when the node being split to overcome the area and power consumption can reduce the algorithm. CPLD to configure and limitations of the LE is that the number of OR-terms. FC consists of an OR node is divided into mainly as a way to reduce the power consumption with the highest number of output nodes is divided into a top priority. The highest number of output nodes with the highest number of switching nodes become a cut-point. Division of the node is the number of OR-terms of the number of OR-terms LE is greater than adding the input and output of the inverter converts the AND. Reduce the level, power consumption and area. The proposed algorithm to MCNC logic circuits by applying a synthetic benchmark experimental results of 13% compared to the number of logical blocks decreased. 8% of the power consumption results in a reduced efficiency of the algorithm represented been demonstrated.