• International journal of advanced smart convergence
• /
• 제13권1호
• /
• pp.57-68
• /
• 2024

In this paper, we are interested in how creator economy startups allowing creators to make money from doing that they love. So, we look at European creator economy startups among Web3.0 business model landscape surveyed in 2022, because the US is home of Web2.0 giant platforms like YouTube. Totally seventeen European startups are investigated, and the theoretical logic is the disruptive innovation. We firstly review the survey published in 2022 and utilize the theory of the disruptive innovation to design the research framework including questions with each type of the disruptive innovation. In this paper, we firstly show, Kalao and Gem as NFT ecosystem platforms aim at service convenience. Secondly, Talkbase, Passionfroot, Bildr, Customuse, and Earnr aim at providing creator tools for under-skilled customers. Lastly, when it comes direct monetization with a decentralized business model, CrowdPad, Admix, GOALS, Realm, Dropstar, Pianity, Sonomo, Stage11, Miiji, and ReadyPlayerMe are representative. Despite the relatively small data size, the results are meaningful as they contribute to a more profound comprehension of the Web3.0 business models and offer guidance for future research directions.

• 정보처리학회논문지C
• /
• 제8C권1호
• /
• pp.32-40
• /
• 2001

본 논문에서는 기존의 Montgomery 알고리듬을 개선한 고속 모듈러 곱셈 알고리듬을 제안하고, 이를 기본으로 하여 디지털 서명에 적용 가능한 1024비트 RSA 암호 시스템의 설계 및 구현에 관하여 기술한다. 제안된 방법은 부분합 계산시 단지 1번지의 덧셈 연산이 필요하지만, 기존 Montgomery 알고리듬에서는 2번의 덧셈연산이 요구되므로 기존 방법에 비해 계산 속도가 빠르며, 하드웨어 면적도 매우 감소된다. 제안된 RSA 암호 시스템은 VHDL(VHSIC Hardware Description Language)을 이용하여 모델링하였고, $Synopsys^{TM}$사의 Design Analyzer를 이용하여 논리합성(Altera 10K lib. 이용)을 수행하였다. 또한, FPGA 구현을 위하여 Altera MAX+PLUS II상에서 타이밍 시뮬레이션을 수행하였다. 실험을 통하여 제안된 방법은 계산 속도가 매우 빠르며, 하드웨어 면적도 매우 감소함을 확인하였다.

• 전자공학회논문지S
• /
• 제35S권8호
• /
• pp.106-112
• /
• 1998

최근에 영상 및 음성 데이터의 양은 크게 증가하고 있다. 이러한 경향에 따라 고밀도 자기기록 시스템이 필요하게 되었고 테이프의 트랙은 더욱 더 좁아지게 되었다. 따라서 DVCR(digital video cassette recorder)에서는 재생시에 캡스탄 모터의 속도와 위상을 정밀하게 제어하여, 헤드가 트랙을 따라 정확하게 주행하도록 유지시켜주는 캡스탄 서보시스템이 필요하게 되었다. 이를 위하여 DVCR에서는 ATF(Automatic Track Following)방식을 사용한다. 본 논문에서는 이산 푸리에 변환(discrete Fourier transform)을 이용한 새로운 DVCR용 ATF 블록의 설계방법을 제안하였다. 제안한 ATF 블록을 ALTERA사의 FPGA에 구현하여 실제 DVCR 시스템에서 그 성능을 시험하였다. 실험을 통하여 본 논문에서 제안한 방식이 기존의 디지털 저역통과필터(lowpass filter)를 사용한 구현법에 비해 비용면에서 더 효과적임을 검증하였다. 또한 로직게이트 수가 기존의 방법에 비하여 약 20% 감소함을 확인하였다.

• 디자인학연구
• /
• 제13권1호
• /
• pp.157-166
• /
• 2000

인지과학이 새로운 학문으로 등장하기 시작하면서 인간의 두뇌를 연구하는 움직임 또한 매우 활발히 일어나고 있다. 이와 함께 디자인영역에서도 감성적 요소가 연구의 중심을 차지하기 시작했고 이를 활용한 디자인 프로세스 개발이 다양화되어 가고 있다. 본 연구에서는 변화하고 있는 이런 현상들을 적극적으로 수용하고 이를 디자인기법으로 전환시켜 보고자 노력하였다. 그를 위해 현재 유행처럼 확산되고 있는 마인드 맵을 기법의 대상으로 삼았고 고정관념에서 벗어 날 수 있는 방법에 대한 이론적 설명을 시도하였다. 문제에 접근하기 위해 학습되는 정보가 중요하다고 판단하고 좌, 우측 뇌의 역할을 아날로그이미지와 디지틀 이미지로 규정, 언어(디지틀 이미지)와 시각적 사고(아날로그 이미지)를 자유롭게 넘나드는 방식으로 맵핑기법을 활용하여 해석하였다. 기법의 연구목표는 멥핑방식을 이용한 발상법을 초점으로 추진하였고 그 결과 디자인프로세스 상에서 문제제기로 시작된 명제를 문제 해결까지 브레인스토밍기법으로 진행하며, 문제 해결은 컨셉제시로 가시화되어진다는 논리체계[그림8]를 구축하였다. 또 제시된 컨셉에 의해 디자인적 요구에 의한 아이디어 확산도 맵핑기법을 적용 해결할 수 있다고 보고 [그림12]와 같은 사례를 결과물로 제시하였다.

• 한국통신학회논문지
• /
• 제23권8호
• /
• pp.2064-2071
• /
• 1998

휴대용 기기에서 자체 발진하여 클럭원으로 사용되는 TCXO의 출력과 같은 작은 진폭(400mV)의 정현파 입력을 내부 논리회로의 클럭원으로 사용하기 위한 파형정형 및 50%의 듀티 비(duty ratio)의 출력을 가지는 새로운 디지털 클럭레벨 변환기를 설계, 개발 하였다. 정, 부 두 개의 비교기, RS 래치, 차아지 펌프, 기준 전압 발생기로 구성된 새로운 신호 변환회로는 출력파형의 펄스 폭을 감지하고, 이 결과를 궤환루프로 구성하여 입력 비교기 기준 전압단자로 궤환시킴으로서 다지털 신호레벨의 정확한 50%의 듀티 비를 가진 출력을 생성할 수 있다. 개발한 레벨변환기는 ADC등의 샘플링 클럭원, PLL 또는 신호 합성기의 클럭원으로 사용할 수가 있다. 설계는 $0.8\mu\textrm{m}$ double metal double poly analog CMOS 공정을 사용하고, BSIM3 model을 사용하였으며, 실험결과 370mV의 정현파 입력율 50 + 3%의 듀티 비를 가진 안정된 논리레벨 출력 동작특성을 얻을 수 있었다.

• 디지털융복합연구
• /
• 제13권1호
• /
• pp.177-184
• /
• 2015

현대사회는 디지털화가 급속히 진행되면서 융합에 대한 열풍이 거세게 불어오고 있다. 융합경영이란 제품, 기술, 서비스 등과 같은 경영의 제반 활동들이 양자택일의 흑백논리에서 벗어나 서로 부족한 부분을 메워주는 상생의 길로 나아가려는 일련의 경영혁신활동으로 인식된다. 또한 기업은 끊임없는 성과창출을 통해서 생존하게 된다. 글로벌화 되어 있는 현대에서 기업의 성과는 더더욱 민감한 사안이다. 따라서 본 연구에서는 기업의 융합 필요성에 근거를 두고 기업의 융합역량이 경영성과에 어떠한 영향을 미치는 지를 살펴보았다. 연구대상으로는 융합경영을 시행해 본 기업을 대상으로 하여 융합역량과 경영성과간의 회귀분석을 통하여 영향관계를 살펴보았다. 연구결과 융합역량은 재무적 성과 및 비재무적 성과에 영향을 미치는 것으로 나타났다. 융합기술개발역량과 융합교육학습역량이 재무적 성과 및 비재무적 성과에 영향을 미치는 것으로 나타났다.

• 전자공학회논문지
• /
• 제51권11호
• /
• pp.57-65
• /
• 2014

본 논문에서는 전류 모드 논리 회로들로 구현되는 고속 디지털 회로의 설계를 가능하게 하는 수식 기반의 자동화 설계 틀을 제시하고자 한다. 제안된 매크로 모델은 제약 기반의 최적화를 가능하게 하는 geometric programming에 호환 가능하며 이를 통해 시스템 레벨에서의 전력 소모 최적화를 가능하게 한다. 제안된 수식 기반의 자동화 설계 틀은 전류 모드 논리 회로고속 디지털 회로의 대표적인 종류 중 하나인 시리얼 링크 전송회로에 적용 되었다. 이를 통해, 사용자 정의 설계 사양에 따라 최적화를 수행하게 된다. 제안된 수식 기반의 자동화 설계 틀은 CMOS 45nm 와 90nm 각각 적용 되어 시리얼 링크 설계의 전력 소모 최적화를 수행하였으며, 이를 통해 각각의 공정 노드에 존재하는 최적의 전력 효율을 가지는 시리얼 링크의 데이터 스피드를 얻어 낼 수 있다.

• 한국조경학회지
• /
• 제30권1호
• /
• pp.1-10
• /
• 2002

The purpose of this article is to examine land use change in the fringe area of a metropolitan city through multi-temporal data analysis. Change detection has been regarded as one of the most important applications for utilization of remotely sensed imageries. Conventionally, two images were used for change detection, and Arithmetic calculators were generally used on the process. Meanwhile, multi-temporal change detection for a large number of images has been carried out. In this paper, a digital land-use map and three Landsat TM data were utilized for the multi-temporal change detection Each urban area map was extracted as a base map on the process of multi-temporal change detection. Each urban area map was converted to bit image by using boolean logic. Various urban change types could be obtained by stacking the urban area maps derived from the multi-temporal data using Geographic Information System(GIS). Urban change type map was created by using the process of piling up the bit images. Then the urban change type map was compared with each land cover map for the change detection. Dalseo-gu of Daegu city and Hwawon-eup of Dalsung-gun, the fringe area of Daegu Metropolitan city, were selected for the test area of this multi-temporal change detection method. The districts are adjacent to each other. Dalseo-gu has been developed for 30 yeais and so a large area of paddy land has been changed into a built-up area. Hwawon-eup, near by Dalseo-gu, has been influenced by the urbanization of Dalseo-gu. From 1972 to 1999, 3,507.9ha of agricultural area has been changed into other land uses, while 72.7ha of forest area has been altered. This agricultural area was designated as a 'Semi-agricultural area'by the National landuse Management Law. And it was easy for the preserved area to be changed into a built-up area once it would be included as urban area. Finally, the method of treatment and management of the preserved area needs to be changed to prevent the destruction of paddy land by urban sprawl on the urban fringe.

• 전자공학회논문지CI
• /
• 제45권3호
• /
• pp.68-74
• /
• 2008

유비쿼터스 사회는 초고속 인터넷, 모바일, 디지털 컨버전스 단계를 거치면서 점차 가시화 되고 있다. 현재 일상적인 커뮤티케이션뿐만 아니라 경제 및 산업 분야로 다양하게 확산되고 있다. 특히 RFID와 내비게이션은 국내외적으로 이슈화되고 있으며 점점 발전하고 경제적 산업적으로 국가 경쟁력 향상에 도움을 줄 것으로 예상된다. 하지만 이러한 RFID와 내비게이션의 활용 범위를 살펴보면 가장 일반적인 경우에 치중되었다. 본 논문에서는 RFID와 내비게이션을 사용하여 개별화된 특성을 반영하고 그것을 사용하는 사용자들의 특성을 고려하여 변화하는 환경에 적응하기 쉬운 시스템을 제안하고자 한다. 그리고 특정환경에서 어떠한 정보가 이에 활용될 수 있는지를 정의하고, 여러 가지 정보를 이용하여 지능형 경로 안내 시스템을 만들기 위해 퍼지 로직과 TSP를 적용한다.

• 한국방송∙미디어공학회:학술대회논문집
• /
• 한국방송공학회 2014년도 하계학술대회
• /
• pp.157-159
• /
• 2014

In this paper, we introduce SlimSRP, an ultra-low-power digital signal processor (DSP) solution for mobile audio and voice applications. So far, application processors (APs) have taken charge of all the tasks in mobile devices. However, they have suffered from short battery life problems to deal with complex usage scenarios, such as always-on voice trigger with continuous audio playback. From extensive analysis of audio and voice application characteristics, SlimSRP is designed to relive the performance and power burden of APs. It employs three-issue VLIW architecture, and the major low-power and high-performance techniques include: (1) an optimized register-file architecture friendly for constants generation, (2) a powerful instruction set to reduce the number of register file accesses and (3) a unique instruction compression scheme that contributes to saved memory size and reduced cache miss. An implementation of SlimSRP runs at up to 200MHz and the logic occupies 95K NAND2 gates in Samsung 28LPP process. The experimental results demonstrate that a MP3 decoder application with a 128kbps 44.1kHz input can run at 5.1MHz and the logic consumes only 22uW/MHz.