• 대한전자공학회논문지SD
• /
• 제49권8호
• /
• pp.22-26
• /
• 2012

본 논문에서는 0.18um CMOS(1P4M) 공정을 이용하여 HDMI용 액티브 광케이블에 적합한 채널당 2.5-Gb/s의 동작 속도를 갖는 광 수신기를 구현하였다. 광 수신기는 차동 증폭구조를 가지는 트랜스임피던스 증폭기, 5개의 증폭단을 갖는 리미팅 증폭기, 출력 버퍼단으로 구성된다. 트랜스임피던스 증폭기는 피드백 저항을 가진 인버터 입력구조로 구현함으로써 낮은 잡음지수와 작은 전력소모를 갖도록 설계하였다. 연이은 차동구조 증폭기 및 출력 버퍼단을 통해 전체 전압이득을 증가하였고, 리미팅 증폭단과의 연동을 용이하게 했다. 리미팅 증폭기는 다섯 단의 증폭단과 출력 버퍼단, 옵셋 제거 회로단으로 이루어져 있다. 시뮬레이션 결과, 제안한 광 수신기는 $91dB{\Omega}$ 트랜스임피던스 이득, 1.55 GHz 대역폭(입력단 0.32 pF의 포토다이오드 커패시턴스 포함), 16 pA/sqrt(Hz) 평균 잡음 전류 스펙트럼 밀도, 및 -21.6 dBm 민감도 ($10^{-12}$ BER)를 갖는다. 또한, DC 시뮬레이션 결과, 1.8-V의 전원전압에서 총 40 mW의 전력을 소모한다. 제작한 칩은 패드를 포함하여 $1.35{\times}2.46mm^2$의 면적을 갖는다. optical eye-diagram 측정 결과, 2.5-Gb/s 동작속도에서 크고 깨끗한 eye-diagram을 보인다.

• 대한전자공학회논문지SD
• /
• 제44권6호
• /
• pp.8-18
• /
• 2007

본 논문에서는 PoRAM의 4bit 셀 어레이 구조와 이를 동작시키기 위한 센싱 방법에 대해서 연구하였다. PoRAM은 기존의 SRAM이나 DRAM과는 다른 동작을 취한다. PoRAM 소자의 상단전극과 하단전극에 전압을 가했을 때 저항 성분 변화에 따른 셀에 흐르는 전류를 측정하여 상태를 구분한다. 셀 어레이의 새로운 어드레싱 방법으로, 행-디코더는 "High", 열-디코더는 "Low"로 선택하여, 셀에 해당하는 전류가 워드라인에서 비트라인으로 흐르게 하였다. 이때 흐르는 전류를 큰 값으로 증폭시켜 원하는 값을 얻고자 전압 센스 앰플리파이어를 사용한다. 이는 전압 센싱 방법인 전류 미러를 이용한 1단 차동 증폭기를 사용한다. 전압 센스 앰플리파이어에서 증폭을 시켜주기 위해 셀에서 측정된 전류 값을 전압 값으로 변환시켜주는 장치가 필요하다. 1단 차동 증폭기 입력 단에 소자 저항인 diode connection NMOS을 달아주었다. 이를 사용함으로써 전류 값과 저항 값의 곱으로 나타내어진 입력값(Vin)과 기준전압(Vref)을 비교하여 지우기 상태일 경우에는 "Low", 쓰기 상태일 경우에는 "High"로 증폭되는 것을 확인했다.

• Journal of information and communication convergence engineering
• /
• 제9권1호
• /
• pp.11-15
• /
• 2011

A Differential line inductor is proposed for a differential power amplifier. The proposed differential line inductor is composed of two conventional line inductors rearranged to make the current direction of the two line inductors identical. The proposed line inductor is simulated with a 2.5-D and a 3-D EM simulator to verify its feasibility with the substrate information in a 0.18-${\mu}m$ RF CMOS process. The inductances of various line inductors implemented with printed circuit boards were measured. The feasibility of the proposed line inductor was successfully demonstrated.

• 한국추진공학회지
• /
• 제3권4호
• /
• pp.12-22
• /
• 1999

Class-B 증폭기를 사용하는 가진기 시스템의 운용으로 인하여 다른 전자 시스템에 전자파 장해가 나타날 수 있으며, 이런 경우에 사용자가 이 장해를 해결하기 위하여 필요한 대책을 마련하기를 요구하고 있다. 한 가진기 시스템에서는 공통모드 잡음전압의 효과를 줄이기 위하여 Class-D 증폭기에서 차동증폭기가 사용되었고, 다른 가진기 시스템에서는 접지루프를 막기 위하여 변압기가 삽입되었다. 이 방법들은 이전에 발생하였던 불필요한 진동의 감소를 보여주고 있다. 전하증폭기의 변압기가 접지루프를 방지하기 위하여 Class-AB 증폭기를 사용한 가진기 시스템에서 수 년간 사용되었으나, Class-D 증폭기를 사용하는 가진기 시스템에서 이것은 잡음에 민감하였다. 따라서 전하증폭기와 진동 제어분석 시스템 사이의 접지루프를 변압기를 사용하지 않고 해결하였다. 이 방법의 유용성이 실험결과를 통하여 확인되었다.

• 전자공학회논문지B
• /
• 제31B권3호
• /
• pp.53-59
• /
• 1994

A new fully differential sample-and-hold circuit which can effectively compensate the offset voltage of an operational amplifier and the charge injection of a MOS switch is presented. The proposed circuit shows a true sample-and-hold function without a reset period or an input-track period. The prototype fabricated using a 1.2$\mu$m double-polysilicon CMOS process occupies an area of 550$\mu$m$\times$288$\mu$m and the error of the sampled ouput is 0.056% on average for 3V input at DC.

• Journal of electromagnetic engineering and science
• /
• 제8권3호
• /
• pp.91-95
• /
• 2008

This paper presents a direct-conversion I/Q up-mixer block, which supports $3{\sim}5$ GHz ultra-wideband(UWB) applications. It consists of a VI converter, a double-balanced mixer, a RF amplifier, and a differential-to-single signal converter. To achieve wideband characteristics over $3{\sim}5$ GHz frequency range, the double-balanced mixer adopts a shunt-peaking load. The proposed RF amplifier can suppress unwanted common-mode input signals with high linearity. The proposed direct-conversion I/Q up-mixer block is implemented using $0.18-{\mu}m$ CMOS technology. The measured results for three channels show a power gain of $-2{\sim}-9$ dB with a gain flatness of 1dB, a maximum output power level of $-7{\sim}-14.5$ dBm, and a output return loss of more than - 8.8 dB. The current consumption of the fabricated chip is 25.2 mA from a 1.8 V power supply.

• 한국전자파학회논문지
• /
• 제10권1호
• /
• pp.54-62
• /
• 1999

본 논문에서는 실내 무선광연결에 사용될 수 있는 차동검출기에서 잡음광의 결합비와 차동이득비에 따른 신호대 잡음비의 개선에 대하여 분석하고 실험하였다. 차동검출기는 2개의 포토다이오드와 1개의 차동증폭기 로 이루어지며, 차동이득비가 잡음광의 결합비와 같을 때 잡음광이 소거되어 약 20 dB의 선호대잡음비를 개 선하였다. 차통검출기는 실내의 무선광연결에서 주변의 강한 잡음광의 영향을 개선하거나 인접된 채널광에 의한 혼선의 영향을 없애는 데에 매우 효과적이다. 이 방법은 선호광과 유사한 파장의 잡음광이 발생하는 경 우에도 잡음개선효과가 았다.

• Journal of Electrical Engineering and Technology
• /
• 제3권4호
• /
• pp.566-570
• /
• 2008

Vertical nanowire SGFETs(Surrounding Gate Field Effect Transistors) provide full gate control over the channel to eliminate short channel effects. This paper presents design and characterization of a differential pair amplifier using NMOS and PMOS SGFETs with a 10nm channel length and a 2nm channel radius. The amplifier dissipates $5{\mu}W$ power and provides 5THz bandwidth with a voltage gain of 16, a linear output voltage swing of 0.5V, and a distortion better than 3% from a 1.8V power supply and a 20aF capacitive load. The 2nd and 3rd order harmonic distortions of the amplifier are -40dBm and -52dBm, respectively, and the 3rd order intermodulation is -24dBm for a two-tone input signal with 10mV amplitude and 10GHz frequency spacing. All these parameters indicate that vertical nanowire surrounding gate transistors are promising candidates for the next generation high speed analog and VLSI technologies.

• 대한전기학회논문지:전력기술부문A
• /
• 제48권4호
• /
• pp.461-466
• /
• 1999

A CMOS op amp with rail-to-rail input and output ranges is designed in a one-volt supply. The output stage of the op amp is used in a common source amplifier that operates in sub-threshold region to design a low voltage op amp with rail-to-tail output range. To drive heavy resistor and capacitor loads with rail-to-rail output ranges, a common source amplifier which has a low output resistance is utilized. A bulk-driven differential pair and a bulk-driven folded cascode amplifier are used in the designed op amp to increase input range and achieve 1 V operation. Post layout simulation results show that low frequency gain is about 58 ㏈ and gain bandwidth I MHz. The designed op amp has been fabricated in a 0.8${\mu}{\textrm}{m}$ standard CMOS process. The measured results show that this op amp provides rail-to-rail output range, 56㏈ dc gain with 1 MΩ load and has 0.4 MHz gain-bandwidth with 130 ㎊ and 1 kΩ loads.

• Transactions on Electrical and Electronic Materials
• /
• 제2권4호
• /
• pp.1-6
• /
• 2001

In this paper, a 1.5 V high-gain high-frequency CMOS complementary operational amplifier is presented. The input stage of op-amp is designed for supporting the constant transconductance on the Input stage by consisting of the parallel-connected rail-to-rail complementary differential pairs. And consisting of the class-AB rail-to-rail output stage using the concept of elementary shunt stage and the grounded-gate cascode compensation technique for improving the low PSRR which was a disadvantage in the general CMOS complementary input stage, the load dependence of open loop gain and the stability of op- amp on the output load are improved, and the high-gain high-frequency operation can be achieved. The designed op-amp operates perfectly on the complementary mode with the 180° phase conversion for a 1.5 V supply voltage, and shows the DC open loop gain of 84 dB, the phase margin of 65°, and the unity gain frequency of 20 MHz. In addition, the amplifier shows the 0.1 % settling time of .179 ㎲ for the positive step and 0.154 ㎲ for the negative step on the 100 mV small-signal step, respectively, and shows the total power dissipation of 8.93 mW.