• 제목/요약/키워드: Difference Circuits

검색결과 144건 처리시간 0.025초

전자식 형광등용 역율 개선 회로의 특성 비교 (The characteristic comparison of power factor correction circuits for electronic ballasts)

  • 박종연;조계현
    • 산업기술연구
    • /
    • 제18권
    • /
    • pp.165-172
    • /
    • 1998
  • In recent years, various power factor correction(PFC) circuits for the electronic ballast have been proposed. And these circuits have difference characteristics each other. We have researched several PFC circuits of them. And operational principles and characteristics of PFC circuits are compared by the cost and the electrical performance. Finally, we established the reference for the evaluation of PFC circuits with performance and the price.

  • PDF

전류 모드 CMOS 다치 논리 회로의 구현 ((Implementation of Current-Mode CMOS Multiple-Valued Logic Circuits))

  • 성현경;한영환;심재환
    • 전자공학회논문지SC
    • /
    • 제39권3호
    • /
    • pp.191-200
    • /
    • 2002
  • 본 논문에서는 다변수 다치 논리함수에 대하여 구간함수를 절단 차분 함수로 변환하는 방법을 제시하였고, 절단 차분 함수를 전류모드 CMOS에 의한 전류 미러 회로와 금지회로를 사용하여 일정한 패턴을 갖는 다치 논리회로로 구현하는 방법을 제시하였다. 또한 제시한 방법을 2변수 4치 MOD(4) 가산 진리표와 2변수 4치 유한체 GF(4)상의 승산 진리표를 실현하는 회로의 구현에 적용하였다. PSpice 시뮬레이션을 통하여 이 회로들에 대하여 동작특성을 보였다. 회로들의 시뮬레이션은 2㎛ CMOS 표준 기술을 이용하였고, 단위 전류를 15㎂로 하였으며, 전원전압은 3.3V를 사용하였다. 본 논문에서 제시한 전류모드 CMOS에 의해 구현된 회로들은 일정한 패턴, 상호연결의 규칙성을 가지며, 다치 논리함수의 변수의 확장성을 가지므로 VLSI 실현에 적합할 것으로 생각된다.

비교기를 사용하지 않는 부호화-절대값 가/감산기 설계 (A Design of Comparatorless Signed-Magnitude Adder/Subtracter)

  • 정태상;권금철
    • 대한전자공학회논문지SD
    • /
    • 제45권1호
    • /
    • pp.1-6
    • /
    • 2008
  • 이진수 시스템에서는 하드웨어 구현, 연산속도 등에 따라 음수와 양수를 나타내는 여러 가지 수 표현법이 있다. 그 중에서 한 비트로 부호를 정하고 나머지 비트들로 절대값을 표현하는 부호화-절대값 표현법은 간단하고 부호비트를 변환 시키는 것만으로 음수를 구할 수 있다. 그러나 부호화-절대값 표현법에서 실제 계산은 연산과 연산자들의 부호에 따른 절대값 비교를 필요로 한다. 간단한 구조에서 두 부호화-절대값 수의 덧셈, 뺄셈 연산기는 비교기와 선택적인 보수기, 덧셈기로 구성된다. 본 논문에서는 명시적인 비교기 사용 없이 두 수의 차이를 구할 수 있는 회로를 설계하고 이 회로를 이용하여 두 부호화-절대값으로 표현되는 수의 덧셈/뺄셈을 수행하는 가/감산기 설계하였다.

$I^2L$회로에 의한 다식논리함수의 설계 (Design of Multivalued Logic Functions Using $I^2L$ Circuits)

  • 김흥수;성현경
    • 대한전자공학회논문지
    • /
    • 제22권4호
    • /
    • pp.24-32
    • /
    • 1985
  • This paper presents the design method for multivalued logic functions using $I^2L$ circuits. First, the a비orithm that transforms delta functions into discrete functions of a truncated difference is obtained. The realization of multivalued logic circuits by this algorithm is discussed. And then, the design method is achieved by mixing discrete functions and delta functions using the modified algorithm for given multivalued truth tables. The techniques discussed here are easily extended to multi-input and multi-output logic circuits.

  • PDF

부울 미분을 이용한 다치 논리 회로에서의 결함 해석 (Fault Analysis in Multivalued Combinational Circuits Using the Boolean Difference Concpt)

  • 류광열;김종상
    • 대한전자공학회논문지
    • /
    • 제18권1호
    • /
    • pp.25-34
    • /
    • 1981
  • 부울 미분의 개념을 응용하여, Allen-Givone implementation oriented algebra에 의한 다치 논리 회로내의 결함을 해석했다. 회로내의 모든 라인을 그 성질에 따라 다섯 가지 유형으로 분류하였으며 각 유형별로 완전한 테스트 세트를 표현하는 식을 유도하고 증명했다. 이들 식의 실제 응용예의 결과는 진리표와의 비교에 따라 옳음이 확인되었다.

  • PDF

Design and Analysis of Double-Layered Microwave Integrated Circuits Using a Finite-Difference Time-Domain Method

  • Ming-Sze;Hyeong-Seok;Yinchao
    • KIEE International Transactions on Electrophysics and Applications
    • /
    • 제4C권6호
    • /
    • pp.255-262
    • /
    • 2004
  • In this paper, a number of double-layered microwave integrated circuits (MIC) have been designed and analyzed based on a developed finite-difference time-domain (FDTD) solver. The solver was first validated through comparisons of the computed results with those previously published throughout the literature. Subsequently, various double-layered MIC printed on both isotropic and anisotropic substrates and superstrates, which are frequently encountered in printed circuit boards (PCB), have been designed and analyzed. It was found that in addition to protecting circuits, the added superstrate layer can increase freedoms of design and improve circuit performance, and that the FDTD is indeed a robust and versatile tool for multilayer circuit design.

자기장 변화에 따른 전류 위상차를 이용한 열차 위치검지 장치 (A Train Locating Device Using the Current Phase Difference Upon Magnetic Field Variation)

  • 최재식;김백;노성찬
    • 한국철도학회논문집
    • /
    • 제15권6호
    • /
    • pp.604-608
    • /
    • 2012
  • 열차의 위치는 전통적으로 궤도회로를 사용하여 검지하였으나 CBTC와 같은 최근의 열차제어 시스템은 지상신호설비를 최소화 하기 위하여 궤도회로를 사용하지 않고 열차를 검지하는 방식을 사용한다. 따라서 궤도회로를 사용하지 않고 열차의 정확한 위치를 검지하는 시스템에 대한 관심이 증대되고 있다. 또한 기존의 궤도회로 사용구간에도 단락감도 저하시 안정적으로 열차검지를 위하여 비접촉식 열차검지장치를 보완 설치한다. 본 논문은 비 접촉식 열차검지기 장치의 일종으로 자기장의 변화에 따른 전류위상차를 이용하여 열차검지시스템을 설계하고 시제품을 제작하여 열차검지 성능과 설계조건 등을 판단하였으며, 기존 궤도회로장치에 비하여 다양한 장점이 있음을 알 수 있었다.

뇌졸중 환자에서 순환식 과제지향 프로그램이 기능 증진에 미치는 효과 (The Effects of a Task-Related Circuits Program on Functional Improvements in Stroke Patients)

  • 조규행;이석민;우영근
    • 한국전문물리치료학회지
    • /
    • 제11권3호
    • /
    • pp.59-70
    • /
    • 2004
  • The purpose of this study was to propose a task-related circuits program for stroke patients and to test the difference in functional improvements between patients undergoing conventional physical therapy and those participating in a task-related circuits exercise program. The subjects were 10 stroke in-patients of the Korea National Rehabilitation Center in Seoul. We measured the following variables: Motor Assessment Scale (MAS), Berg Balance Scale (BBS), Tone Assessment Scale (TAS), speed of gait, rate of step, physiological costs index, age, weight, height, site of lesion, onset day and whether the subject participated in an exercise program. Collected data were statistically analyzed by SPSS 10.0/PC using descriptive statistics, Mann-Whitney U test, Wilcoxon rank sum test and Spearman's correlation. The results of the experiment were as follows: (1) In the pre-test and post-test for function, there was not a statistical significance between the group partaking in a task-related circuits program and the group of conventional physical therapy (p>.05). (2) In the MAS, BBS and speed of gait test, the group undergoing conventional physical therapy showed a statistical significance (p<.05). (3) In the MAS, BBS, speed of gait, PCI, TAS (passive, associated reaction, TAS total score), the group of task-related circuits program showed a statistical significance (p<.05). As a result, the group participating in a task-related circuits program had a more functional improvement than the group participating in conventional physical therapy. Therefore, an intervention recommended for a stroke patient would be a task-related circuits program consisting of a longer session of each task for a more improved functional recovery.

  • PDF

Study on quench detection of the KSTAR CS coil with CDA+MIK compensation of inductive voltages

  • An, Seok Chan;Kim, Jinsub;Ko, Tae Kuk;Chu, Yong
    • 한국초전도ㆍ저온공학회논문지
    • /
    • 제18권1호
    • /
    • pp.55-58
    • /
    • 2016
  • Quench Detection System (QDS) is essential to guarantee the stable operation of the Korea Superconducting Tokamak Advanced Research (KSTAR) Poloidal Field (PF) magnet system because the stored energy in the magnet system is very large. For the fast response, voltage-based QDS has been used. Co-wound voltage sensors and balanced bridge circuits were applied to eliminate the inductive voltages generated during the plasma operation. However, as the inductive voltages are hundreds times higher than the quench detection voltage during the pulse-current operation, Central Difference Averaging (CDA) and MIK, where I and K stand for mutual coupling indexes of different circuits, which is an active cancellation of mutually generated voltages have been suggested and studied. In this paper, the CDA and MIK technique were applied to the KSTAR magnet for PF magnet quench detection. The calculated inductive voltages from the MIK and measured voltages from the CDA circuits were compared to eliminate the inductive voltages at result signals.

FDTD를 이용한 평판 구조 마이크로파 회로의 효율적인 해석을 위한 내부 저항 소스 모델링 방법 (Internal Resistive Source Modeling Technique for the Efficient Analysis of Planar Microwave Circuits Using FDTD)

  • 지정근;최재훈
    • 한국전자파학회논문지
    • /
    • 제10권2호
    • /
    • pp.227-236
    • /
    • 1999
  • 유한 차분 시간 영역법 (Finite Difference Time Domain Method FDTD)은 다양한 마이크로파 회로를 해석하는데 널리 이용된다. 그런데 이를 위한 기존의 소스 모델링 방법은 제한이 많고, 일반적인 형태의 회로 에 적용하기 어렵다. 따라서 본 논문에서는 여러 가지 마이크로파 회로를 효율적으로 해석하기 위해 내부 저 항 소스 모델링 (Internal Resistive Source M$\alpha$ieling)을 적용한다. 몇 개의 마이크로파 회로에 대하여 하드 소스 모델령 (Hard Source M$\alpha$ieling)을 이용한 결과와 비교하여 계산 시간이 현저하게 단축됨을 보이므로서 그 효율성을 입증하고, 기존의 소스 모텔링을 이용한 결과 및 측정치와도 비교함으로써 정확성을 입증한다.

  • PDF