• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2000년도 춘계종합학술대회
• /
• pp.438-441
• /
• 2000

본 논문에서는 Shannon's Limit 보다 근접한 성능을 나타낼 수 있는 Turbo 부호의 기본 이론과 MAP, Log-MAP 복호알고리즘을 정리하고, 이를 바탕으로 VHDL(Very high speed integrated circuit Hardware Description Language)를 이용하여 Log-MAP Turbo 복호기를 ALTERA 사의 FLEX10k100 CPLD(Complex Programmable Logic Device)에 구현하였다.

• Journal of information and communication convergence engineering
• /
• 제4권1호
• /
• pp.1-4
• /
• 2006

Recently Web Services choreography working group of W3C has published the working draft on WSCDL (Web Services Choreography Description Language) version 1.0 which defines reusable common rules to govern the ordering of exchanged messages between Web Services participants. This paper considers a computing environment where mobile clients are interacting with Web Services providers based on a WSCDL specification. In order to effectively cope with the user and device mobility of such an environment, in this paper we present an ongoing work to develop a framework through which a mobile client can specify its preference on how conversation should take place. The proposed framework provides a flexible means for mobile clients to minimize the number of message exchanges while allowing them to adhere to the required choreography.

• 센서학회지
• /
• 제12권1호
• /
• pp.44-50
• /
• 2003

외부 침입자가 있을 시 적외선 센서에서 외부 침입자를 감지하고, 외부인이 출입하기 위해서는 비밀번호를 사용하여야만 출입할 수 있는 보안시스템을 제작하였다. 구현된 시스템의 제어회로는 VHDL을 이용하여 실현하였다. 제작된 시스템은 여러조건아래에서 실험을 한 결과, 안정된 동작상태를 나타내었고, 출력은 LCD, LED, buzzer를 통하여 나타내었다. 기존의 다른 보안시스템에 비해 유지보수가 간단하고 기능 추가가 용이하도록 설계하였다.

• Journal of Power Electronics
• /
• 제16권2호
• /
• pp.553-563
• /
• 2016

This paper presents a digital hardware implementation of a real-time simulator for a multiphase drive using a field-programmable gate array (FPGA) device. The simulator was developed with a modular and hierarchical design using very high-speed integrated circuit hardware description language (VHDL). Hence, this simulator is flexible and portable. A state-space representation model suitable for FPGA implementations was proposed for a dual three-phase induction machine (DTPIM). The simulator also models a two-level 12-pulse insulated-gate bipolar transistor (IGBT)-based voltage-source converter (VSC), a pulse-width modulation scheme, and a measurement system. Real-time simulation outputs (stator currents and rotor speed) were validated under steady-state and transient conditions using as reference an experimental test bench based on a DTPIM with 15 kW-rated power. The accuracy of the proposed digital hardware implementation was evaluated according to the simulation and experimental results. Finally, statistical performance parameters were provided to analyze the efficiency of the proposed DTPIM hardware implementation method.

• 한국방송∙미디어공학회:학술대회논문집
• /
• 한국방송공학회 2011년도 하계학술대회
• /
• pp.556-559
• /
• 2011

최근 디지털 방송 서비스가 본격화가 이루어짐에 따라 디지털 콘텐츠는 기하급수적으로 늘어나고 있다. 또한 방송통신 융합 환경은 기존 셋탑 박스와 같은 방송 전용 단말기와 PC, 노트북, PDA와 같은 인터넷 단말기기, 그리고 모바일 폰과 같은 통신기기 사이의 벽을 허물고 있다. IPTV, SmartTV 시대의 도래로 방송통신 제공자의 양방향성 콘텐츠의 제공 및 상호연동 서비스의 제공은 중요한 이슈가 되었다. 이에 따라 다양한 단말기를 이용해 N-Screen이 가능하도록 방송통신 융합 서비스를 제공하고, 이를 위한 여러 콘텐츠 제작이 활발히 일어나고 있다. 이에 본 논문은 양방향성과 상호운용성을 높이기 위한 하나의 방법으로, 방송통신 융합서비스를 인터넷에 의한 전송과 방송 셋탑에 의한 전송에 있어서 상호 동일한 콘텐츠의 통일성을 유지하여 관리가 쉽도록 하는 Scalable Application Framework를 이용하였고 이를 실제 멀티미디어 모바일 단말기기에 적용하고 구현하였다. 이를 통해 앞으로 스마트 방송 시대에 대비할 수 있는 시스템의 대안을 제안하고자 한다. MPEG-21의 DID를 기초로 하여 SADL(Scalable Application Description Language)를 정의하고 이를 이용한 다양한 프레임워크 모델 중 일부인 멀티미디어 모바일 단말기기에 적용하여 이를 활용하는 방안에 대해 논의한다.

• 한국정보통신학회논문지
• /
• 제9권2호
• /
• pp.237-241
• /
• 2005

기존의 블루투스 버전 1.0에서의 주파수 호핑방식은 하나의 피코넷에서 특정한 주파수를 사용하여, 디바이스의 클럭과 주소의 특정한 영역의 정보를 참조하여 결정되는 알고리즘을 가지고 있었다. 기본적인 호핑 패턴은 ISM 밴드의 79개의 주파수를 pseudo-random 방식으로 나열하는 것이었다. 이때 발생하는 문제점은 주위에 같은 호핑 주파수를 사용하는 다른 무선 디바이스가 있는 경우 하나의 주주파수 호핑(adaptive frequency hopping) 방식은 이러한 문제점을 해결하여 두 가지 이상의 무선 디바이스가 공존하여 채널을 사용할 수 있도록 한다. 제안된 방식은 HDL로 구현되어 자동합성되었으며, 자동 레이아웃 되어 검증되었다. 제안된 방식은 구현의 주체가 될 블루투스 디바이스 주파수인 24MHz에서 정상적으로 동작하였다.

• 전자공학회논문지 IE
• /
• 제45권4호
• /
• pp.27-32
• /
• 2008

본 논문은 진화 하드웨어 시스템에 적용하기 위해서 유전알고리즘을 하드웨어 기술언어를 사용하여 구현하였다. 진화 하드웨어는 응용에 따라 동작되어지는 환경에 적응하여 동적이면서 자동적으로 자기의 구조를 바꿀 수 있는 능력을 가진 하드웨어를 의미한다. 따라서 정확한 하드웨어 사양이 주어지지 않는 응용에 있어서도 동작을 수행할 수 됐다. 진화 하드웨어는 재구성 가능한 하드웨어 부분과 유전알고리즘과 같은 진화 연산을 하는 부분으로 구성되어 있다. 유전알고리즘을 소프트웨어로 구현하는 것 보다 실시간 응용 부분 등에 있어서 하드웨어로 유전알고리즘을 구현하는 것이 유리하다. 하드웨어로 처리하는 것이 병렬성, 파이프라인 처리, 그리고 함수 사용 부분 등에 있어 소프트웨어의 단점을 보완하여 속도 면에서 이득이 있기 때문이다. 논문에서는 진화 하드웨어를 임베디드 시스템으로 구현하기 위하여 유전알고리즘을 하드웨어로 구현하였고, 몇 가지 예제에 대하여 검증을 수행하였다.

• 한국정보통신학회논문지
• /
• 제13권2호
• /
• pp.293-298
• /
• 2009

본 연구에서는 193비트 타원곡선 암호화프로세서를 보조프로세서 형태로 제작하여 FPGA에 구현하였다. 프로그램 레벨에서 최적화된 알고리즘과 수식을 제안하여 증명하였고, 검증을 위해 Verilog와 같은 하드웨어 기술언어를 통하여 다시 한번 분석 하여 하드웨어 구현에 적합하도록 수정하여 최적화 하였다. 그 이유는 프로그래밍 언어의 순차적으로 컴파일되고 실행되는 특성이 하드웨어를 직접 구현하는 데에 본질적으로 틀리기 때문이다. 알고리즘적인 접근과 더불어 하드웨어적으로 2중적으로 검증된 하드웨어 보조프로세서를 Altera 임베디드 시스템을 활용하여, ARM9이 내장되어 있는 Altera CycloneII FPGA 보드에 매핑하여 실제 칩 프로토타입 IP로 구현하였다. 구현된 유한체 연산 알고리즘과 하드웨어 IP들은 실제적인 암호 시스템에 응용되기 위하여, 193 비트 이상의 타원 곡선 암호 연산 IP를 구성하는 라이브러리 모듈로 사용될 수 있다.

• 융합신호처리학회논문지
• /
• 제4권2호
• /
• pp.61-69
• /
• 2003

본 논문에서는 반도체 소자의 DC 파라메터에 대한 특성을 검사하는 DC 파라메터 검사 시스템을 개발하였다. 개발된 시스템은 IBM-PC와 연결하기 위한 CPLD(Complex Programmable Logic Device)로 구현된 연결부와 ADC/DAC부, 전압원/전류원, 가변저항부, 측정부로 구성되어 있다. 제안된 시스템에서 정전압원과 정전류원은 하나의 회로로 설계하여 외부의 컴퓨터에서 주어지는 모드명령에 의해 선택되도록 하였으며, VHDL(VHSIC Hardware Description Language)을 사용하여 회로를 제어하고 신호를 변환하는 기능을 CPLD로 설계하였다. 제안된 시스템은 두 개의 채널을 가지고 있으며, VFCS(Voltage Force Current Sensing) 모드와 CFVS(Current Force Voltage Sensing) 모드로 동작할 수 있도록 하였다. 검사 전압의 범위는 0(V)-10(V)까지이고, 검사전류의 범위는 0[mA]-100[mA]까지로 다이오드를 사용하여 설계된 회로의 성능을 검증하였다.

• 한국방송∙미디어공학회:학술대회논문집
• /
• 한국방송공학회 2012년도 하계학술대회
• /
• pp.202-205
• /
• 2012

최근 멀티미디어 분야에서 다양한 입/출력 장치들이 개발됨에 따라 입/출력 장치와 사용자 사이의 향상된 상호작용(AUI : Advanced User Interaction)을 위한 방법들이 연구되고 있다. AUI에서 정의되는 데이터는 입/출력 장치와 다양한 객체(비디오, 오디오, 2D 그래픽 객체, 애니메이션 등)로 표현되는 Scene Description 사이에서 서로 정보를 주고받기 위한 매체이다. 따라서 다양한 입/출력 장치와 사용자 사이의 향상된 상호작용을 위해서는 AUI 데이터 형식이 공통적으로 정의되어야한다. 이를 위해 ISO/IEC JTC1/SC29/WG11 Moving Picture Experts Group(MPEG)에서는 XML(Extensible Markup Language) 문서로 AUI 데이터 포맷을 표준화하기 위한 MPEG-U 프로젝트를 진행 중이다. 본 논문에서는 MPEG-U의 표준을 소개하고, 이의 타당성을 검증하기 위해서 MPEG-U 참조 소프트웨어를 설계하였다. MPEG-U 참조 소프트웨어는 크게 UID(User Interaction Device)의 데이터를 처리하는 사용자 인터페이스 입/출력부와 XML 문서를 처리하는 MPEG-U XML 생성/해석부로 구성된다. 사용자 인터페이스 입력부에서는 사용자의 손동작을 인식하여 AUI 파라미터로 저장하고, 이 파라미터를 MPEG-U XML 생성부에서 MPEG-U 표준 XML 스키마 구조로 서술하여 표준화된 AUI 데이터 포맷을 생성한다. 다시 표준화된 XML 문서를 읽어 MPEG-U XML 해석부에서 파라미터를 얻고, 사용자 인터페이스 출력부에서 GUI(Graphic User Interface)에서 그래픽 객체로 표현한다. 본 연구에서는 MPEG-U 참조 소프트웨어로 MPEG-U의 용용 예를 제시하고, 구현된 소프트웨어가 표준에 적합한지를 보였다.