• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2002년도 ITC-CSCC -1
• /
• pp.611-614
• /
• 2002

In this paper, a novel error concealment, algorithm is proposed for the MPEG-4 video decoding. Apart from existing algorithms which fail to exhibit stable performance over various video sequences and error patterns, the proposed algorithm adopts a new hybrid scheme, which can achieve a consistent performance with reduced computational complexity. This algorithm is implemented on the basis of the MPEG-4 decoder, and the experimental results demonstrate that the new approach provides acceptable performance both subjectively and objectively at various bit error rates and video sequences.

• Journal of Advanced Marine Engineering and Technology
• /
• 제25권2호
• /
• pp.375-382
• /
• 2001

In this study, an adapted Turbo Coding Algorithm for reducing communication error of a fire detection system for marine vessels, especially image transmission via power lone. Because it is necessary that this system communicate larger and faster than previous method, this study carried out enhancement a decoding speed by adaptation CRC with Turbo Code Algorithm, improvement of metric method, and reduction of decoding delay by using of Center-to-Top method. And the results are as follows: (1) Confirmed that a Turbo Code is so useful methods for reducing communication error in lots of noise environments. (2)Proposed technology in this study speed increasing method of Turbo Coding Algorithm proves 2 times faster than normal Turbo Code and communication error reducing as well in the board made by VHDL software & chips ALTERA company.

• 한국전자통신학회논문지
• /
• 제9권10호
• /
• pp.1111-1116
• /
• 2014

본 논문에서는, LDPC 코드의 성능을 향상시키기 위해서, LDPC 코드의 에러 플로어(error floors)를 낮추어서 복호를 수행하는 효율 좋은 알고리듬을 제안한다. 이 방법은, 바람직하지 않은 구조 때문인데, Tanner 그래프의 트래핑 세트를 줄여서 복호를 하는 방법이다. 이 알고리듬은 트래핑 세트를 줄이는 방법으로 복호의 효율성을 얻는다. 모의시험을 통해서 이 알고리듬의 개선된 성능을 확인 할 수 있었다.

• 전력전자학회:학술대회논문집
• /
• 전력전자학회 1998년도 연구회 합동 학술발표회 논문집
• /
• pp.5-8
• /
• 1998

The adaptation to vector control theory is so generalized that it is widely used for implementing the high-performance of AC machine. Nowadays, One-Chip microprocessors or DSP chips are being well-used to implement Vector Control algorithm. DSP Chip have less flexibility for memory decoding and I/O rather than One-Chip microprocessor so that is requires more additional circuit and high cost. And the past One-Chip micro processors have difficult of implementation the complex algorithm because of small memory capacity and low arithmetic performance. Therefore we implemented the vector control algorithm of PMSM(Permanent Magnetic Synchronous Motors) using 80296SA form intel , which have many features as 6M memory space, 500MHz clock frequency, including memory decoding circuit and general I/O, Special I/O(EPA, Interrupt controller, Timer/Count, PWM generator) which is proper controller for the complex algorithm or operation program requiring so much memory capacity, So in this paper we fully digitized the vector control of PMSM included SVPWM Voltage controller using the intel 80296SA

• ETRI Journal
• /
• 제34권4호
• /
• pp.629-632
• /
• 2012

This letter investigates the combination of the Chase-2 and sum-product (SP) algorithms for low-density parity-check (LDPC) codes. A simple modification of the tanh rule for check node update is given, which incorporates test error patterns (TEPs) used in the Chase algorithm into SP decoding of LDPC codes. Moreover, a simple yet effective approach is proposed to construct TEPs for dealing with decoding failures with low-weight syndromes. Simulation results show that the proposed algorithm is effective in improving both the waterfall and error floor performance of LDPC codes.

• 한국인터넷방송통신학회논문지
• /
• 제11권6호
• /
• pp.57-62
• /
• 2011

본 논문에서는 GE 삼각 화를 이용해 LT 부호의 복호 과정을 수행함으로써 복잡도와 오버헤드 성능을 모두 개선한 효율적인 복호 방식을 제안하였다. BP 복호 방식은 간단하고 빠르기는 하나 부호 블록이 짧을수록 복호하는데 큰 오버헤드가 필요하다는 단점이 있고, OFG 알고리즘은 오버헤드는 작으나 연산 양이 많다. 시뮬레이션 결과 제안한 복호 방식은 OFG 알고리즘에 비해 연산 양이 5배 이상 감소되었으며 오버헤드는 1~5%의 적은 양을 보였다.

• 한국멀티미디어학회논문지
• /
• 제7권1호
• /
• pp.73-79
• /
• 2004

본 논문에서는 선형 블록 부호에 대한 효율적인 연판정 복호 알고리듬을 제안하였다. 종래 의 연판정 복호기는 그 연판정 값을 추정하기 위하여 경판정 복호를 여러 번 수행해야 한다. 그러나 종래의 방법으로는 후보 부호어들이 구해지지 않을 수도 있으며, 그렇게 되면 연판정 값을 얻기가 매우 어려워진다. 본 논문에서는 후보 부호어들을 탐색하는 효율적인 알고리듬을 도입하여 이 문제를 해결하였다. 이 방법을 사용하면 후보 부호어가 찾아지지 않을 가능성을 대폭 감소시킬 수 있다. 시뮬레이션을 통하여 제안된 알고리듬의 성능을 확인할 수 있었다. 페이딩 채널에서 2진 (63, 36) BCH 부호에 대하여 시뮬레이션을 수행하였다.

• 한국통신학회논문지
• /
• 제19권8호
• /
• pp.1548-1557
• /
• 1994

본 논문에서는 CPM(continuous phase modulation) 변조방식에 연집 에러 검출및 최대 확률론적 복호방식으로 구성된 연집에러 정정을 위한 이중모드 적응 복호 알고리듬을 제시한다. 이중모드(dual mode) 적응 복호기는 비터비 복호기로 동작하다가, 비터비 복호기에 의해 정정될 수 없는 에러가 검출될 경우 연집 에러 정정모드로 전환되어 복호가 수행된다. 페이딩 채널에서 이중모드 적응 복호 알고리듬과 인터리빙 방식이 같은 메모리의 양을 사용했을 때에, 이중모드 적응 복호기의 성능이 인터리빙을 사용했을 때의 성능 보다 우수함을 알 수 있다. 본 논문의 실험 결과에서 얻어진 성능 향상의 이점 이외에도 이중모드 적응복호 알고리듬을 사용하면 인터리빙 방법을 사용할 때에 발생되는 긴 시간지연의 문제점도 극복할 수 있다.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제13권1호
• /
• pp.8-14
• /
• 2013

A low density parity check (LDPC) decoder provides a most powerful error control capability for mobile communication devices and storage systems, due to its performance being close to Shannon's limit. In this paper, we introduce an efficient overlapped LDPC decoding algorithm using a upper dual-diagonal parity check matrix structure. By means of this algorithm, the LDPC decoder can concurrently execute parts of the check node update and variable node update in the sum-product algorithm. In this way, we can reduce the number of clock cycles per iteration as well as reduce the total latency. The proposed decoding structure offers a very simple control and is very flexible in terms of the variable bit length and variable code rate. The experiment results show that the proposed decoder can complete the decoding of codewords within 70% of the number of clock cycles required for a conventional non-overlapped decoder. The proposed design also reduces the power consumption by 33% when compared to the non-overlapped design.

• 정보보호학회논문지
• /
• 제31권1호
• /
• pp.1-9
• /
• 2021

본 논문은 RSA 복호화 과정에서 발생한 전력 신호로부터 암호연산을 예측하는 과정을 주파수 분석과 K-means 알고리즘을 이용하여 자동화하는 것을 제안한다. RSA 복호화 과정은 제곱 연산과 곱셈 연산으로 나뉘며, 시간에 따른 연산의 종류를 예측하게 되면, RSA 암호의 키(key)값을 알 수 있게 된다. 본 논문은 복호화 과정에서 발생한 전력 파형을 2차원 주파수 신호로 변환한 후, K-means algorithm을 이용하여 연산의 종류에 따라 주파수 벡터를 분류하였다. 이후, 이러한 분류된 주파수 벡터를 이용하여 연산의 종류를 예측한다.