• 한국인터넷방송통신학회논문지
• /
• 제19권3호
• /
• pp.73-82
• /
• 2019

스마트팩토리를 구축하기 위해서는 CPPS(Cyber Physical Production System)의 구축은 필수적으로 동반되어야 하는 중요한 시스템이다. CPPS를 통해서 물리적 공장을 디지털 기반의 사이버 세상으로 옮겨오고 이를 지능적, 자율적으로 모니터링하고 제어하는 것이 스마트팩토리의 실체이다. 하지만 기존에 제시된 CPPS의 아키텍처들은 추상적인 모델링 형태의 아키텍처만 제시하고 있으며, 스마트팩토리에서 데이터를 수 집 교환을 위한 국제 표준인 OPC UA Framework(Open Platform Communication Unified Architecture)을 CPPS의 기본적인 체계로 적용한 연구는 부족하였다. 이에 아키텍처 구성 실제 공장에 적용 가능한 CPPS 아키텍처로 분산되어진 필드 데이터를 수집하여 중앙에 집중화 된 서버에서 집중된 데이터 처리가 되어야만 클라우드와 IoT를 모두 포함할 수 있는 CPPS를 구현 가능하다. 본 연구에서는 중앙 처리 OPC UA Framework을 준수한 OPC UA를 기술 체계를 기반으로 중앙의 OPC UA Server를 통해 CPPS 아키텍처를 구현하고 OPC UA 모델링 처리를 통해 CPPS 논리 프로세스와 데이터 처리 프로세스가 자동으로 생성되는 방법을 포함한 CPPS 아키텍처를 제안하고 모델 공장을 실제로 구현하여 그 성능과 가용성에 대해서 연구하였다.

• 제어로봇시스템학회:학술대회논문집
• /
• 제어로봇시스템학회 2003년도 ICCAS
• /
• pp.1066-1070
• /
• 2003

Recently technologies have created new principle and theory but the PID control system remains its popularity as the PID controller contains simple structure, including maintenance and parameter adjustment being so simple. Thus, this paper proposes auto tune PID by fuzzy logic controller based on FPGA which to achieve real time and small size circuit board. The digital PID controller design to consist of analog to digital converter which use chip TDA8763AM/3 (10 bit high-speed low power ADC), digital to analog converter which use two chip DAC08 (8 bit digital to analog converters) and fuzzy logic tune digital PID processor embedded on chip FPGA XC2S50-5tq-144. The digital PID processor was designed by fundamental PID equation which architectures including multiplier, adder, subtracter and some other logic gate. The fuzzy logic tune digital PID was designed by look up table (LUT) method which data storage into ROM refer from trial and error process. The digital PID processor verified behavior by the application program ModelSimXE. The result of simulation when input is units step and vary controller gain ($K_p$, $K_i$ and $K_d$) are similarity with theory of PID and maximum execution time is 150 ns/action at frequency are 30 MHz. The fuzzy logic tune digital PID controller based on FPGA was verified by control model of level control system which can control level into model are correctly and rapidly. Finally, this design use small size circuit board and very faster than computer and microcontroller.

• 대한전자공학회논문지SD
• /
• 제47권6호
• /
• pp.22-34
• /
• 2010

기존의 영상 스케일러(scaler)들은 연산량과 하드웨어 복잡도를 줄이기 위해 선형 보간과 같은 간단한 보간을 적용함으로써 화질을 희생시키거나, 고품질 영상을 얻기 위하여 복잡한 보간 기법을 적용함으로써 전력소모와 크기가 큰 하드웨어 구조를 적용하여 왔다. 그러나 영상기기들의 소형화와 고화질 영상에 대한 사용자들의 욕구 증대로 소형, 저전력이면서 결과 영상의 화질 또한 우수한 스케일러의 개발이 중요시되고 있다. 따라서 본 논문은 실시간, 고화질, 소형, 저전력의 목표를 모두 달성할 수 있는 래스터 스캔(raster scan) 방식의 스케일러 하드웨어 구조를 제안한다. 본 논문에서 제안하는 스케일러는 기존의 3차 보간(cubic interpolation) 기법과 룩업테이블(look-up table) 구조를 개선하여 저전력화와 소형화를 달성하였다. 제안하는 스케일러 구조의 특징은 기존의 실시간 스케일러가 포함하던 버퍼를 라인메모리로 대체하여 메모리 접근 횟수를 줄임으로써 저전력을 달성할 수 있도록 했다는 것이며, 또한 기존의 룩업테이블 구조에서 사용하던 3차 보간 수식을 재정리하여 곱셈기 수와 룩업테이블의 크기를 줄임으로써 하드웨어를 소형화하는 방법을 제안하였다. 마지막으로 사용되는 계수의 크기에 따른 결과를 분석하여 영상의 화질과 하드웨어 크기 간의 최적의 타협점을 제시하였다.

• 한국인터넷방송통신학회논문지
• /
• 제20권1호
• /
• pp.193-198
• /
• 2020

컨볼루셔널 뉴럴 네트워크 기술의 다양한 활용은 컴퓨팅 분야의 발전을 가속화하고 있으나, 이에 대한 반대급부로 심각한 하드웨어 성능 부족을 초래하고 있다. 그 대응책으로 뉴럴 네트워크 가속기, 차세대 메모리 소자 기술, 그리고 고대역폭 메모리 구조 등이 제안되었으나, 이들은 각각 범용성, 기술 성숙도, 그리고 높은 비용의 문제를 야기하여 적극적으로 도입되기 어려운 실정이다. 따라서 현재의 하드웨어 범용성을 그대로 유지하면서도 컨볼루셔널 뉴럴 네트워크 기술의 성능을 증대시킬 수 있는 방안이 필요하다. 본 연구는 메인메모리 내부에서 리프레쉬 동작이 수행되는 상황에서도 미리 저장된 XOR 비트 값을 사용하여 리프레쉬 동작의 종료 시점까지 대기하지 않아도 읽기 동작을 완료할 수 있는 DRAM 기반 메인메모리 기술을 제안한다. 실험 결과 제안 기법은 5.8%의 수행 속도 향상 및 1.2%의 에너지 절감, 그리고 10.6%의 EDP 향상을 보여주었다.

• 한국컴퓨터정보학회논문지
• /
• 제19권10호
• /
• pp.1-12
• /
• 2014

본 논문에서는 단일 명령어, 다중 데이터 처리 기반의 매니코어 프로세서를 이용하여 높은 계산량이 요구되는 차감 클러스터링 알고리즘을 병렬 구현하고 성능을 향상시킨다. 또한 차감 클러스터링 알고리즘을 위한 최적의 매니코어 프로서서 구조를 선택하기 위해 다섯 가지의 프로세싱 엘리먼트 (processing element, PE) 구조 (PEs=16, 64, 256, 1,024, 4,096)를 모델링하고, 각 PE구조에 대해 실행시간 및 에너지 효율을 측정한다. 두 가지 의료 영상 및 각 영상의 세 가지 해상도(($128{\times}128$, $256{\times}256$, $512{\times}512$)를 이용하여 모의 실험한 결과, 모든 경우에 대해 PEs=4,096구조에서 최고의 성능 및 에너지 효율을 보였다.

• The Korean Journal of Physiology and Pharmacology
• /
• 제24권1호
• /
• pp.89-99
• /
• 2020

Although microscopic analysis of tissue slides has been the basis for disease diagnosis for decades, intra- and inter-observer variabilities remain issues to be resolved. The recent introduction of digital scanners has allowed for using deep learning in the analysis of tissue images because many whole slide images (WSIs) are accessible to researchers. In the present study, we investigated the possibility of a deep learning-based, fully automated, computer-aided diagnosis system with WSIs from a stomach adenocarcinoma dataset. Three different convolutional neural network architectures were tested to determine the better architecture for tissue classifier. Each network was trained to classify small tissue patches into normal or tumor. Based on the patch-level classification, tumor probability heatmaps can be overlaid on tissue images. We observed three different tissue patterns, including clear normal, clear tumor and ambiguous cases. We suggest that longer inspection time can be assigned to ambiguous cases compared to clear normal cases, increasing the accuracy and efficiency of histopathologic diagnosis by pre-evaluating the status of the WSIs. When the classifier was tested with completely different WSI dataset, the performance was not optimal because of the different tissue preparation quality. By including a small amount of data from the new dataset for training, the performance for the new dataset was much enhanced. These results indicated that WSI dataset should include tissues prepared from many different preparation conditions to construct a generalized tissue classifier. Thus, multi-national/multi-center dataset should be built for the application of deep learning in the real world medical practice.

• 한국정보처리학회논문지
• /
• 제5권6호
• /
• pp.1620-1632
• /
• 1998

본 논문에서는 볼륨렌더링을 위한 빠른 병렬 알고리즘을 제안하고, 이를 4,096개의 프로세서를 가진 MasPar MP-2범용병렬 컴퓨터에서 C 언어와 MPL(MasPar Programming Language)언어를 이용하여 구현하였다. 본 알고리즘은 현재 가장 빠른 순차 볼륨 렌더링 알고리즘으로 알려진 Lacroute의 Shear-Warp 알고리즘을 병렬화한 것이다. 본 병렬 알고리즘은 밀림변환 공간 분할 기법과 이전의 렌더링 단계에서 얻은 부하정보를 이용하여 다음 렌더링시 부하를 균형화하는 부하균형화 기법을 이용함으로써 통신 오버헤드를 줄이며, 연속길이부호화 기법에 의한 볼륨 데이터 구조를 이용함으로써 처리할 복셀의 수를 크게 줄인다. MasPar MP-23에서 $128\times128\times128$복셀로 구성된 인체 두뇌 볼륨 데이터세트에 대하여 실험한 결과 초당 3~4프레임의 속도로 렌더링하였으며 본 알고리즘의 확장성에 의하여 16,384개의 프로세서를 가진 MasPar MP-2 시스템에서는 초당 12~16프레임의 렌더링이 가능할 것으로 기대된다. 또한 더 큰 볼륨에 대해서도 최근의 SIMD 또는 MIMD 머신상에서는 초당 30~60프레임의 렌더링이 가능할 것으로 기대된다.

• 한국통신학회논문지
• /
• 제37B권9호
• /
• pp.795-805
• /
• 2012

본 논문에서는 분산 메모리 아키텍처를 사용하는 멀티프로세서에서 가장 병목 현상이 심한 집합통신 중 브로드캐스트를 위한 알고리즘 및 하드웨어 구조를 제안한다. 기존 시스템의 파이프라인 브로드캐스트 알고리즘은 전송 대역폭을 최대로 활용하는 알고리즘 이다. 하지만 파이프라인 브로드캐스트는 데이터를 여러 조각으로 나누어서 전송하기 때문에, 불필요한 동기화 과정이 반복된다. 본 논문에서는 동기화 과정의 중복이 없는 서킷 스위칭 기반의 파이프라인 체인 알고리즘을 위한 MPI 유닛을 설계하였고, 이를 systemC를 통하여 모델링하여 평가하였다. 그 결과 파이프라인 브로드캐스트 알고리즘과 비교하여 브로드캐스트 통신의 성능을 최대 3.3배 향상 시켰고, 이는 통신 버스의 전송대역폭을 거의 최대로 사용하였다. 그 후 verilogHDL로 하드웨어를 설계하였고, Synopsys사의 Design Compiler를 사용하여 TSMC 0.18 공정 라이브러리에서 합성하였으며 칩으로 제작하였다. 합성결과 제안하는 구조를 위한 하드웨어는 4,700 게이트(2-input NAND gate) 면적으로, 전체 면적에서 2.4%을 차지하였다. 이는 제안하는 구조가 작은 면적으로 MPSoC의 전체적인 성능을 높이는데 유용하다.

• 전기전자학회논문지
• /
• 제5권2호
• /
• pp.174-181
• /
• 2001

본 논문에서는 인터넷 상에서 실시간 영상 감시를 위한 웹 카메라 시스템의 구조를 제안하고 구현하였다. 구현된 웹 카메라 시스템은 구현 방식에 따라 두 가지로 개발되었다. 첫 번째 시스템에서는 웹서버와 카메라 서버가 서로 동일한 시스템 상에서 구현되어 동작되도록 하였다. 이 시스템에서는 동영상 파일이 주기적으로 JPEG 파일로 압축되어 인터넷을 통하여 사용자에게 전달된다. 두 번째 시스템에서는 웹서버와 카메라 서버가 서로 다른 시스템에 구현되도록 하여 카메라 서버가 동영상 파일을 웹서버로 전송하면 최종적으로 웹서버에 접속한 사용자에게 동영상 파일을 전송하도록 하였다. JPEG으로 압축된 영상 이미지의 전송을 위하여 본 시스템은 자바 애플릿과 자바 스크립트를 사용하여 개발되었는데 이는 ActiveX나 스크립트 언어만을 사용한 경우보다 운영시스템과 브라우저에 독립적으로 동작할 수 있게 하기 위함이다. 본 논문에서 구현된 두 가지 구조의 시스템의 성능 비교를 위하여 각 시스템에 대하여 전송되는 데이터의 트래픽을 초당 바이트 단위로 측정하여 그 결과를 시뮬레이션 하였다.

• 한국정보통신학회논문지
• /
• 제7권6호
• /
• pp.1341-1350
• /
• 2003

현재 B2B(Business-To-Business) 전자 상거래에서 사용되고 있는 전자 카탈로그 포맷과 처리 시스템은 각 기업별, 산업별로 다른 시스템 체계를 이용하여 구축되고 있다. 전자 상거래를 이용하는 B2B 기업들은 기업간 거래에 있어서 상호 운용성을 증대시키기 위한 표준 전자 카탈로그 포맷의 필요성을 인식하게 되었으며, 각각의 기업과 산업별로 구축되어 있는 전자 카탈로그 처리 시스템의 정보를 서로 교환 및 처리하기 위한 통합된 전자 카탈로그 시스템의 필요성이 대두되었다. 이에 본 논문에서는 상호 운용성을 증대시키기 위한 데이터 포맷인 XML(eXtensible Markup Language)로 전자 카탈로그 문서의 표준 문서포맷으로 제안하고, XML Schema를 이용하여 통합적으로 상품 정보를 처리 할 수 있는 전자 카탈로그 문서의 구조를 정의하였다 또한, XML로 정의된 전자 카탈로그 문서를 이용하여 각 기업들이 전자 마켓플레이스 거래에 사용할 수 있도록 검색, 등록 서비스를 제공하는 통합형 전자 카탈로그 레지스트리 등록 시스템을 설계 및 구현함으로써 전자 상거래 시 상호 운용성과 재사용성을 향상시킨 전자 카탈로그 문서와 통합된 전자 카탈로그 시스템에 대한 모델을 제시한다.