• 제목/요약/키워드: Daisy Chain

검색결과 32건 처리시간 0.022초

Daisy Chain Method for Control Allocation Based Fault-Tolerant Control

  • Kim, Jiyeon;Yang, Inseok;Lee, Dongik
    • 대한임베디드공학회논문지
    • /
    • 제8권5호
    • /
    • pp.265-272
    • /
    • 2013
  • This paper addresses a control allocation method for fault-tolerant control by redistributing redundant control surfaces. The proposed method is based on a classical daisy chain approach for the compensation of faulty actuators. The existing daisy chain method calculates a desired moment according to a number of actuator groups. However, this method has a significant limitation; that is, any faulty actuator belonging to the last actuator group cannot be compensated, since there is no more redundant actuator group that can be used to generate the required moments. In this paper, a modified daisy chain method is proposed to overcome this problem. Using the proposed method, the order of actuator groups is readjusted so that actuator groups containing any faulty actuator are always placed in an upper group instead of the last one. A set of simulation results with an F-18 HARV aircraft demonstrate that the proposed method can achieve better performance than the existing daisy chain method.

Daisy Chain Interface를 위한 DC Level Shifter 설계 (Design of DC Level Shifter for Daisy Chain Interface)

  • 여성대;조태일;조승일;김성권
    • 한국전자통신학회논문지
    • /
    • 제11권5호
    • /
    • pp.479-484
    • /
    • 2016
  • 본 논문은 Daisy Chain 구조의 CVM(:Cell Voltage Monitoring) 시스템에서, 다양한 DC Level을 갖는 Master IC와 Slave IC 사이에 명령 Data 신호의 전달을 가능하게 해주는 DC Level Shifter 설계를 소개한다. 설계한 회로는 래치 구조가 적용되어 고속 동작이 가능하고, 출력단의 Transmission Gate를 통하여 다양한 DC Level이 출력되도록 설계하였다. 시뮬레이션 및 측정 결과, 0V에서 30V까지의 DC Level 변화에 따른 제어 및 Data 신호의 전달을 확인하였다. Delay Time 오차는 약 170ns가 측정되었지만, 측정 Probe의 Capacitance 성분 및 측정 Board의 영향을 고려하면, 무시할 수 있을 정도의 오차로 간주된다.

Smart NFC 보안인증기기(SNSA) 개발 (Development of Smart NFC Security Authenticator(SNSA))

  • 강정진;이용철
    • 한국인터넷방송통신학회논문지
    • /
    • 제13권3호
    • /
    • pp.177-181
    • /
    • 2013
  • 최근 NFC(Near Field Communication) 기반의 통신 기능을 채용한 스마트기기 및 OS 등이 확산되면서, 기존의 RFID를 이용한 다양한 응용분야가 NFC로 대체되고 있다. Smart NFC 기술은 기존 서비스 및 기기와 쉽게 융 복합이 가능하며, 스마트폰을 활용한 결제 의료 인증 등 새로운 Network Communication 패러다임의 창출이 예상되고 있다. Smart NFC 보안 인증기기(Smart NFC Security Authenticator: SNSA)의 H/W와 S/W를 개발하고, 무선통신 시험 결과 허용기준값 이내를 만족하고, 토폴로지 영향의 실험 및 분석 결과, Daisy Chain 토폴로지가 Star 토폴로지에 비해 신호성능이 우수함을 보였다.

Multi-Vision으로 구성된 제품들의 리모컨을 통한 개별 제어 시스템 (A control system of each product with a remote controller for Multi-vision which is composed of several products)

  • 배상호;김영길
    • 한국정보통신학회:학술대회논문집
    • /
    • 한국해양정보통신학회 2011년도 추계학술대회
    • /
    • pp.149-152
    • /
    • 2011
  • Multi-Vision의 경우 전체 제품의 화질이 동일하게 설정이 되어야 하므로 설치 시에 각 제품의 화면 조정이 필요 하다. 이러한 이유로 제품 별 개별 제어가 필요 하다. 본문에서는 리모컨을 가지고 각각의 제품을 개별적으로 제어를 위한 방식을 제안하며 이를 위해서는 UI상에 Set ID 와 Picture ID구현이 필요 하고 리모컨 Code(IR 신호)의 In/Out의 연결을 위해 Cable을 통한 Daisy chain이 필요 하다. 각 제품들에 Set ID를 할당 한 후 변경하고자 하는 제품의 Picture ID를 Set ID와 동일하게 설정하면 ID가 동일한 제품에 한하여 Scaler에서 리모컨 Code(IR 신호)를 Decoding을 하도록 System을 구현하므로 제품 별 개별 제어가 가능 하게 된다.

  • PDF

LVDS를 이용한 daisy-chain 방식의 다중 LCD 시스템 개발 (Multiple LCD System Development of daisy-chain Method using LVDS)

  • 김재철
    • 한국정보통신학회논문지
    • /
    • 제16권12호
    • /
    • pp.2747-2754
    • /
    • 2012
  • 본 논문에서 PC 컨텐츠의 활용을 극대화시키는 부가기능을 갖는 다중 LCD(Liquid Crystal Display) 시스템을 개발하였다. 이는 host LCD와 slave LCD로 구성되어 있다. Host LCD는 NTSC(National Television System Committee), PAL(Phase Alternation Line), SECAM(S$\acute{e}$quentiel couleur avec m$\acute{e}$moire) 신호를 받아 영상 및 음성을 데코딩하여 출력한다. 이 데코딩된 신호들을 LVDS(Low Voltage Differential Signaling) 신호로 변환하여 slave LCD단으로 전송을 하는 기능을 갖는다. 그리고 CF 메모리, USB 메모리등을 장착하여 멀티미디어 데이터를 출력하도록 한다. Slave LCD는 host LCD와 달리 튜너부분이 없고 메모리 장착이 되지 않아 자체 TV 신호 수신 및 영상 신호 재생을 하지 못한다. 다만, LVDS 영상 신호를 받아 LCD 팬널에 출력하는 기능만 갖도록 한다. 본 논문에서 개발한 다중 LCD 시스템은 제품이 단순하여 상대적으로 고장률이 낮고, 가격이 저렴하고 제어부분의 간소화로 디스플레이의 전력이 낮으며, host LCD의 채널, 볼륨 및 영상 출력에 대하여 전체 slave LCD를 제어할 수 있는 제품으로서의 가격 및 기능 경쟁력을 갖추고 있다.

다중 노드 네트워크를 이용한 내공변위 계측 시스템 (Design of Inner Section Displacement Measurement System Using Multiple Node Networks)

  • 서석훈;우광준
    • 조명전기설비학회논문지
    • /
    • 제15권6호
    • /
    • pp.20-26
    • /
    • 2001
  • 본 논문에서는 터널의 내공변위를 측정하고 측정된 데이터를 효율적으로 관리하는 계측 시스템을 설계하였다. 계측 시스템은 마이크로콘트롤러로와 포텐시오메터형 변위센서로 구성되는 Intelligent Sensing Head와 계측 시스템을 운용하고 측정된 데이터를 관리하는 호스트 컴퓨터로 구성된다. Intelligent Sensing Mead와 호스트 컴퓨터는 다중노드 통신방식에 의하여 연결되며 다중노드 네트워크의 안정된 동작을 위하여 Daisy-Chain 형태로 네트워크를 구성하였고 Fail-Safe 회로를 설계하였으며 Modbus 프로토콜을 사용하여 시스템의 범용성을 높였다. 호스트 컴퓨터는 종합관리 소프트웨어에 의하여 다양한 측정조건을 선택할 수 있으며 데이터베이스를 이용하여 측정된 데이터를 관리한다. 설계된 시스템은 터널에 설치되어 효용성을 확인하였다.

  • PDF

Fine-Pitch Solder on Pad Process for Microbump Interconnection

  • Bae, Hyun-Cheol;Lee, Haksun;Choi, Kwang-Seong;Eom, Yong-Sung
    • ETRI Journal
    • /
    • 제35권6호
    • /
    • pp.1152-1155
    • /
    • 2013
  • A cost-effective and simple solder on pad (SoP) process is proposed for a fine-pitch microbump interconnection. A novel solder bump maker (SBM) material is applied to form a 60-${\mu}m$ pitch SoP. SBM, which is composed of ternary Sn3.0Ag0.5Cu (SAC305) solder powder and a polymer resin, is a paste material used to perform a fine-pitch SoP through a screen printing method. By optimizing the volumetric ratio of the resin, deoxidizing agent, and SAC305 solder powder, the oxide layers on the solder powder and Cu pads are successfully removed during the bumping process without additional treatment or equipment. Test vehicles with a daisy chain pattern are fabricated to develop the fine-pitch SoP process and evaluate the fine-pitch interconnection. The fabricated Si chip has 6,724 bumps with a 45-${\mu}m$ diameter and 60-${\mu}m$ pitch. The chip is flip chip bonded with a Si substrate using an underfill material with fluxing features. Using the fluxing underfill material is advantageous since it eliminates the flux cleaning process and capillary flow process of the underfill. The optimized bonding process is validated through an electrical characterization of the daisy chain pattern. This work is the first report on a successful operation of a fine-pitch SoP and microbump interconnection using a screen printing process.

철도 차량용 하이브리드 네트워크 토폴로지 최적화 연구 (Study on the Optimization of Hybrid Network Topology for Railway Cars)

  • 김정태;윤지훈
    • 전자공학회논문지
    • /
    • 제53권4호
    • /
    • pp.27-34
    • /
    • 2016
  • 철도 차량은 일렬로 연결되는 구조적 특수성이 있으므로 네트워크 토폴로지를 구성하는 경우에서도 이를 고려하여야 한다. 또한 차량 내의 장치 간 연결에서의 토폴로지와 차량 간 연결에서의 토폴로지를 구분하여야 한다. 차량 간 연결에 있어서 기존의 링, 스타, 데이지체인, 버스 등의 토폴로지 대신 이를 조합한 하이브리드 토폴로지가 제안되었다. 이는 일렬로 연결된 철도 차량을 적절한 수의 그룹으로 묶고 그룹 내에서는 스타 네트워크 토폴로지로 구성하고 그룹 간 연결은 데이지체인 네트워크 토폴로지로 구성하는 방식이다. 이를 통해 하이브리드 토폴로지는 스타 토폴로지에 비해 차량 간 연결에 필요한 케이블의 수를 절감하고도 적절한 전송 속도를 유지할 수 있다. 하이브리드 토폴로지는 스타와 데이지 체인 두 가지 토폴로지를 절충하는 방식이므로 각각의 장점을 잘 활용할 수 있도록 그룹 내 차량의 수를 적절히 선정하는 것이 중요하다. 본 논문에서는 철도차량에서 최적의 하이브리드 네트워크 토폴로지를 구하는 것을 목적으로 한다. 이를 위해 차량 별로 데이터 생성 크기와 생성 주기가 동일하다는 가정 하에 차량 간 연결에서의 최대 케이블 수와 전송 속도에 대하여 각각 가중치를 별도로 두고 가중치 별로 전체 차량 수에 따른 최적의 그룹 내 차량의 수를 도출한다.

$75{\mu}m$ Cu via가 형성된 3D 스택 패키지용 interconnection 공정 및 접합부의 전기적 특성 (Interconnection Process and Electrical Properties of the Interconnection Joints for 3D Stack Package with $75{\mu}m$ Cu Via)

  • 이광용;오택수;원혜진;이재호;오태성
    • 마이크로전자및패키징학회지
    • /
    • 제12권2호
    • /
    • pp.111-119
    • /
    • 2005
  • 직경 $75{\mu}m$ 높이 $90{\mu}m$$150{\mu}m$ 피치의 Cu via를 통한 삼차원 배선구조를 갖는 스택 시편을 deep RIE를 이용한 via hole 형성공정 , 펄스-역펄스 전기도금법에 의한 Cu via filling 공정, CMP를 이용한 Si thinning 공정, photholithography, 금속박막 스퍼터링, 전기도금법에 의한 Cu/Sn 범프 형성공정 및 플립칩 공정을 이용하여 제작하였다. Cu via를 갖는 daisy chain 시편에서 측정한 접속범프 개수에 따른 daisy chain의 저항 그래프의 기울기로부터 Cu/Sn 범프 접속저항과 Cu via 저항을 구하는 것이 가능하였다. $270^{\circ}C$에서 2분간 유지하여 플립칩 본딩시 $100{\times}100{\mu}m$크기의 Cu/Sn 범프 접속저항은 6.7 m$\Omega$이었으며, 직경 $75 {\mu}m$, 높이 $90{\mu}m$인 Cu via의 저항은 2.3m$\Omega$이었다.

  • PDF

Novel Low-Volume Solder-on-Pad Process for Fine Pitch Cu Pillar Bump Interconnection

  • Bae, Hyun-Cheol;Lee, Haksun;Eom, Yong-Sung;Choi, Kwang-Seong
    • 마이크로전자및패키징학회지
    • /
    • 제22권2호
    • /
    • pp.55-59
    • /
    • 2015
  • Novel low-volume solder-on-pad (SoP) process is proposed for a fine pitch Cu pillar bump interconnection. A novel solder bumping material (SBM) has been developed for the $60{\mu}m$ pitch SoP using screen printing process. SBM, which is composed of ternary Sn-3.0Ag-0.5Cu (SAC305) solder powder and a polymer resin, is a paste material to perform a fine-pitch SoP in place of the electroplating process. By optimizing the volumetric ratio of the resin, deoxidizing agent, and SAC305 solder powder; the oxide layers on the solder powder and Cu pads are successfully removed during the bumping process without additional treatment or equipment. The Si chip and substrate with daisy-chain pattern are fabricated to develop the fine pitch SoP process and evaluate the fine-pitch interconnection. The fabricated Si substrate has 6724 under bump metallization (UBM) with a $45{\mu}m$ diameter and $60{\mu}m$ pitch. The Si chip with Cu pillar bump is flip chip bonded with the SoP formed substrate using an underfill material with fluxing features. Using the fluxing underfill material is advantageous since it eliminates the flux cleaning process and capillary flow process of underfill. The optimized interconnection process has been validated by the electrical characterization of the daisy-chain pattern. This work is the first report on a successful operation of a fine-pitch SoP and micro bump interconnection using a screen printing process.