• 대한임베디드공학회논문지
• /
• 제17권6호
• /
• pp.375-382
• /
• 2022

This paper proposes a multi-core cooperative computing structure considering the heterogeneous features of automotive embedded on-chip software. The automotive embedded software has the heterogeneous execution flow properties for various hardware drives. Software developed with a homogeneous execution flow without considering these properties will incur inefficient overhead due to core latency and load. The proposed method was evaluated on an target board on which a automotive MCU (micro-controller unit) with built-in multi-cores was mounted. We demonstrate an overhead reduction when software including common embedded system tasks, such as ADC sampling, DSP operations, and communication interfaces, are implemented in a heterogeneous execution flow. When we used the proposed method, embedded software was able to take advantage of idle states that occur between heterogeneous tasks to make efficient use of the resources on the board. As a result of the experiments, the power consumption of the board decreased by 42.11% compared to the baseline. Furthermore, the time required to process the same amount of sampling data was reduced by 27.09%. Experimental results validate the efficiency of the proposed multi-core cooperative heterogeneous embedded software execution technique.

• 디지털산업정보학회논문지
• /
• 제18권1호
• /
• pp.11-24
• /
• 2022

Open Radio Access Network (O-RAN) standard has been proposed to separate the baseband signal processing unit from the Radio Frequency (RF) unit at base station system mainly for reducing the cost of base station systems through open-source interfaces between the two units. To satisfy the performance metrics in various scenarios, several fronthaul functional split options were presented by O-RAN. Amongst these options, the split option 7-2x is widely adopted in practical applications due to its excellent trade-off between the required bandwidth and RU overhead. In this paper, we present a hardware implementation of a base station system that is compliant with the Category B of O-RAN split option 7-2x. It consists of O-DU and O-RU implemented with a commercial off-the-shelf Digital Signal Processor and RF transceiver, respectively. The performance of the proposed base station system is evaluated in terms of Bit Error Rate and received signal power as well as the required fronthaul bandwidth. Through various experimental tests, we have observed that the proposed system reduces the fronthaul bandwidth nearly by 89.7% compared to the conventional system that dose not employ the O-RAN standard.

• Journal of Mechanical Science and Technology
• /
• 제16권10호
• /
• pp.1222-1228
• /
• 2002

This research is the development of a flexible tactile sensor array for service robots using PVDF (polyvinylidene fluoride) film for the detection of a contact state in real time. The prototype of the tactile sensor which has 8${\times}$8 array using PVDF film was fabricated. In the fabrication procedure, the electrode patterns and the common electrode of the thin conductive tape were attached to both sides of the 281$\mu\textrm{m}$ thickness PVDF film using conductive adhesive. The sensor was covered with polyester film for insulation and attached to the rubber base for a stable structure. The proposed fabrication method is simple and easy to make the sensor. The sensor has the advantages in the implementing for practical applications because its structure is flexible and the shape of the each tactile element can be designed arbitrarily. The signals of a contact force to the tactile sensor were sensed and processed in the DSP system in which the signals are digitized and filtered. Finally, the signals were integrated for taking the force profile. The processed signals of the output of the sensor were visualized in a personal computer, and the shape and force distribution of the contact object were obtained. The reasonable performance for the detection of the contact state was verified through the sensing examples.

• 전기학회논문지
• /
• 제65권1호
• /
• pp.97-102
• /
• 2016

In this paper, a bidirectional power supply charger is proposed. This system used a solar cell panel to generate electricity and used super capacitors to store these energies, which can be used for the robot cleaner or some other electronic products. This system include a phase-shift controlled bidirectional dual active bridge (DAB) converter, solar panel super capacitors and DSP controller. In the daytime it can charge to the super capacitors to store the energy generated by the solar cell panel and in the night it will release the energy stored in the super capacitors to loads. A prototype of the proposed bidirectional power supply charger system was designed which can achieve 18V to 30V input, 10V/20W output to super capacitors and 9V/6.5W output when it acts as a charger for the robot cleaner. The system is verified to be sTable and reliable by both the simulation and experimental results.

• 전자공학회논문지CI
• /
• 제44권5호
• /
• pp.12-19
• /
• 2007

본 논문에서는 ASIP(Application Specific Instruction-set Processor) 기반의 실시간 H.264/AVC 구현 가능한 VSIP(Video Specific Instruction-set Processor) 을 제안한다. 제안한 VSIP은 H.264/AVC의 화면 내 예측, 디블록킹 필터, 정수 변환 등 새로운 기능들을 효율적으로 지원하기 위한 전용의 하드웨어 구조와 명령어를 가지고 있다. 또한 화면 간 예측 및 엔트로피 코딩과 같이 연산량이 많은 부분은 하드웨어 가속기로 만들어 연산 처리 속도 및 효율을 높였다. VSIP은 H.264/AVC에 적합한 하드웨어 구조와 명령어를 통해 기존의 디지털 신호처리 프로세서보다 작은 크기를 가지며, 메모리 접근 횟수를 줄여 전력 소비를 감소시켰다. 제안한 VSIP을 이용하여 실시간 영상 신호처리를 할 수 있으며, 다양한 프로파일과 표준을 지원할 수 있다.

• Current Research on Agriculture and Life Sciences
• /
• 제32권2호
• /
• pp.79-84
• /
• 2014

본 논문에서는 저가, 저전력 및 소형의 IMU를 구성하기 위한 MEMS 관성 센서를 이용하여 자세 정보를 제공받는 ARHES에 위의 센서를 사용하기 위해 자이로 센서 및 가속도센서의 데이터 출력 특성을 검증하여 오차 및 정확도를 분석하였다. 센서 실험을 위하여 진자 실험 장치를 제작하였고, 진자 운동에 대한 센서 데이터를 수집하였다. 이론적인 수식을 유추하여 센서 데이터의 정확성 분석을 위한 기준 값으로 설정하였다. 센서값과 이론값을 비교하면 각속도에서 4.32~5.72%, 가속도에서 x-, z-축 방향에 대하여 각각 3.53~6.74% 및 3.91~4.16%의 오차율을 나타냈다. 진자실험 장치를 이용한 센서 검증에서 무인헬리콥터에 사용될 센서로서 적합한 것으로 평가되었으며 이는 짐벌장치 등을 이용한 자세추정 알고리즘을 구성하는데 기초가 되었다. 또한, 더욱 정밀한 실험을 위해서는 온도 등 주변 환경 요인에 대한 보정이 요구된다.

• 한국컴퓨터정보학회논문지
• /
• 제16권5호
• /
• pp.1-11
• /
• 2011

최근 모바일 멀티미디어 기기들의 사용이 증가 하면서 고성능 멀티미디어 프로세서에 대한 필요성이 증가하고 있다. 본 논문에서는 낮은 소비전력으로 고성능 멀티미디어 애플리케이션을 구현할 수 있는 SIMD기반 병렬프로세서를 제안한다. 제안하는 병렬프로세서는 16개의 프로세싱 엘리먼트로 구성되어 있으며, 3단계 파이프라인 구조로 설계되었다. 모의실험 결과, 제안한 SIMD기반 병렬프로세서는 기존의 병렬프로세서보다 프로세싱 엘리먼트 당 상대 연산 처리량에서 높은 성능을 보였으며, 또한 동일한 130nm 테크놀리지와 720 클록주파수에서 상용 고성능 프로세서인 TI C6416보다 1.4~31.4배의 성능 향상 및 5.9~8.1배의 에너지 효율 향상을 보였다. 제안한 병렬프로세서를 하드웨어 설계언어인 verilog HDL을 이용하여 설계하였고, FPGA를 이용해 검증하였다.

• Nuclear Engineering and Technology
• /
• 제51권3호
• /
• pp.807-817
• /
• 2019

Airborne Gamma Ray Spectrometry (AGRS) with its important applications such as gathering radiation information of ground surface, geochemistry measuring of the abundance of Potassium, Thorium and Uranium in outer earth layer, environmental and nuclear site surveillance has a key role in the field of nuclear science and human life. The Broyden-Fletcher-Goldfarb-Shanno (BFGS), with its advanced numerical unconstrained nonlinear optimization in collaboration with Artificial Neural Networks (ANNs) provides a noteworthy opportunity for modern AGRS. In this study a new AGRS system empowered by ANN-BFGS has been proposed and evaluated on available empirical AGRS data. To that effect different architectures of adaptive ANN-BFGS were implemented for a sort of published experimental AGRS outputs. The selected approach among of various training methods, with its low iteration cost and nondiagonal scaling allocation is a new powerful algorithm for AGRS data due to its inherent stochastic properties. Experiments were performed by different architectures and trainings, the selected scheme achieved the smallest number of epochs, the minimum Mean Square Error (MSE) and the maximum performance in compare with different types of optimization strategies and algorithms. The proposed method is capable to be implemented on a cost effective and minimum electronic equipment to present its real-time process, which will let it to be used on board a light Unmanned Aerial Vehicle (UAV). The advanced adaptation properties and models of neural network, the training of stochastic process and its implementation on DSP outstands an affordable, reliable and low cost AGRS design. The main outcome of the study shows this method increases the quality of curvature information of AGRS data while cost of the algorithm is reduced in each iteration so the proposed ANN-BFGS is a trustworthy appropriate model for Gamma-ray data reconstruction and analysis based on advanced novel artificial intelligence systems.

• 전기전자학회논문지
• /
• 제22권4호
• /
• pp.896-900
• /
• 2018

전통적으로 CRC 하드웨어는 선형 되먹임 시프트 레지스터를 이용하여 한 클럭 싸이클 당 하나의 비트를 처리하는 직렬 처리 방식을 사용하였다. 최근 다양한 응용 시스템에서 빠른 데이터 처리를 요구하면서 이를 만족시키기 위하여 다양한 병렬화 기법들이 제안되었고, Look-Ahead 병렬화 기법이 짧은 최대 경로 지연을 가지는 장점 덕분에 가장 널리 적용된다. 하지만 Look-Ahead 병렬 하드웨어의 경우 각 레지스터 값과 입력 데이터의 이동에 대하여 예측을 하여야 하기 때문에 직렬 하드웨어 대비 HDL 코드의 작성이 복잡하다. 따라서 본 논문에서는 다양한 CRC 다항식과 병렬화 계수를 지원할 수 있는 Look-Ahead 기반의 CRC 병렬화 하드웨어 생성기를 제안한다. 생성된 HDL 코드의 합성 결과를 분석함으로써 제안된 생성기의 활용 가능성을 판단한다.

• 대한전자공학회논문지SD
• /
• 제40권6호
• /
• pp.447-458
• /
• 2003

고속동작을 하는 곱셈기는 DSP의 기본 블록 설계에 있어서 필수적이다. 전형적으로 신호처리분야에 있어서 반복 알고리듬은 다량의 곱셈연산을 필요로 하고, 이 곱셈연산을 첨가하고 실행하는데 사용된다. 본 논문은 32×32-b RST를 적용한 병렬 구조 곱셈기의 매크로 블록을 제시한다. Tree part의 속도를 향상시키기 위해 변형된 부분곱 발생 방법이 구조레벨에서 고안되었다. 이것은 4 레벨을 압축된 3 레벨로 줄였고, 4-2 압축기를 사용한 월리스 트리 구조에서도 지연시간을 감소시켰다. 또한, tree part가 CSA tree를 생성하기 위한 4개의 모듈러 블록과 결합이 되게 하였다. 그러므로 곱셈기 구조는 부스 셀렉터, 압축기, 새로운 부분곱 발생기(MPPG : Modified Partial Product Generator)로 구성된 같은 모듈에 규칙적으로 레이아웃 될 수 있다. 회로레벨에서 적은 트랜지스터 수와 엔코더로 구성된 새로운 부스 셀렉터가 제안되었다. 부스셀렉터에서의 트랜지스터 수의 감소는 전체 트랜지스터 수에 큰 영향을 끼친다. 설계된 셀렉터에는 9개의 PTL(Pass Transistor Logic)을 사용한다. 이것은 일반적인 트랜지스터 수의 감소와 비교했을 때 50% 줄인 것이다. 단일폴리, 5중금속, 2.5V, 0.25㎛ CMOS공정을 사용하여 설계하고, Hspice와 Epic으로 검증하였다. 지연시간은 4.2㎱, 평균 전력소모는1.81㎽/㎒이다. 이 결과들은 발표된 성능이 우수한 일반적인 곱셈기보다도 성능이 우수하다.