• 전자공학회논문지
• /
• 제50권10호
• /
• pp.98-104
• /
• 2013

본 논문에서는 무선 통신 및 근거리 위치 인식이 가능한 WBAN(wireless body area network) 용 UWB(Ultra-wide band) 수신기 회로를 제안한다. UWB 수신기는 에너지 검출 방식의 OOK(on-off keying) 변조가 가능하도록 설계가 되었다. 고속의 sampling 을 하기 위해서 4bit ADC 는 DLL(delay locked loop) 을 이용하여 sub-sampling 기법을 사용하도록 설계되었다. 제안된 UWB 수신기는 CMOS $0.18{\mu}m$ 공정을 이용하여 설계되었으며, 전원 전압 1.8V에서 61mA의 전류를 소모하면서 -85.7dBm의 수신 감도, 42.1dB의 RF front-end 게인, 3.88 dB의 noise figure, 최대 4m 까지의 거리 감지 성능을 가지고 있다.

• 한국통신학회논문지
• /
• 제26권12B호
• /
• pp.1695-1702
• /
• 2001

본 논문에서는 4 Mb/s 부터 100 Mb/s 의 IrDA(Infrared Data Association) 응용이 가능한 CMOS infrared (IR) wireless data link IC의 설계 방법에 대해 기술한다. 이 모듈은 60 dB에서 100 dB가지의 이득 범위를 가지는 variable gain transimpedance amplifier, AGC(automatic gain control) 회로, AOC(automatic offset control) loop, 4 PPM (pulse position modulation) modulator/demodulator와 DLL(delay locked loops)로 구성된다. 본 적외선 광송수신 IC는 0.25 um 1-poly 5-metal CMOS 공정을 이용하여 제작되었다. 2.5 V 전원 전압에서 동작시켰으며 100 Mb/s에서 출력단 버퍼를 제외하고 25 mW의 진력을 소모한다. 칩의 크기는 1.5 mm $\times$ 1 mm이다.

• 한국정보과학회:학술대회논문집
• /
• 한국정보과학회 2004년도 봄 학술발표논문집 Vol.31 No.1 (A)
• /
• pp.142-144
• /
• 2004

본 논문은 Windows CE의 파일 시스템을 개발하기 위해 필요한 Windows CE .NET 4.0이 제공하는 Platform Builder 통합 개발 환경 툴을 이용하여 파일 시스템 필터를 사용하여 파일시스템을 설계한다. 그리고, Windows CE 에서 사용하는 파일 시스템 필터 encfilt.dll를 이용하여 Windows CE 파일 시스템을 개발할 수 있는 환경을 설정한다.

• 전자공학회논문지
• /
• 제52권12호
• /
• pp.67-73
• /
• 2015

본 논문에서는 근거리 위치 기반 시스템을 위한 3 - 5 GHz IR-UWB(impulse radio-ultra wide band) RFIC를 제안한다. 수신기의 구조는 에너지 검출 방식으로 설계되었고, 고속 sampling을 하기 위해서 4 bit ADC 와 DLL(delay locked loop) 을 이용하여 equivalent-time sampling 기술을 사용하도록 설계되었다. 송신기는 저전력의 디지털 UWB impulse generator 를 설계하였다. 설계된 IR-UWB RFIC 는 CMOS $0.18{\mu}m$ 공정을 이용하여 제작되었다. 측정된 수신기의 감도는 -85.7 dBm 이며, 송신기와 수신기는 1.8 V 전원 전압에서 각각 32 mA 와 25.5 mA 의 전류를 소모한다.

• 융합신호처리학회논문지
• /
• 제5권4호
• /
• pp.325-332
• /
• 2004

본 논문에서는 DSSS-QPSK 베이스밴드 모뎀의 수신부를 단순화한 구조를 제안한다. 일반적인 수신기 구조는 정합 필터, 역확산기, DQPSK 디코더, 그리고 DLL(Delay Locked Loop) 부분으로 나누어진다. 본 논문에서는 정합 필터와 역확산기 구조가 비슷하다는 것을 이용하여 역확산기 부분에서 하는 역할을 정합 필터에서 담당하게 하였다. 이로 인하여 수신부에서의 연산량이 감소하였고 수신부 구조가 단순화되었다. 이러한 결과는 고속모뎀의 설계에 대단히 중요한 역할을 한다. 그리고 제안한 구조를 이용한 시뮬레이션과 실험을 통해 제안한 방법으로 수신부를 설계할 경우 연산속도가 증가하고 전반적인 구조 단순화를 얻을 수 있음을 보였다.

• 제어로봇시스템학회:학술대회논문집
• /
• 제어로봇시스템학회 1997년도 한국자동제어학술회의논문집; 한국전력공사 서울연수원; 17-18 Oct. 1997
• /
• pp.496-499
• /
• 1997

This paper describes the operating software of a motion system developed for a driving simulator, consisting of a six degree of freedom Stewart platform driven hydraulically. The drive logic, consisting of an washout algorithm, inverse kinematic analysis, and a control algorithm, has been developed and applied for creating high fidelity motion cues. The basic environment of the operating software is based on LabVIEW 4.0 and DLL modules compiled by Fortran.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제12권4호
• /
• pp.433-448
• /
• 2012

A source-synchronous receiver based on a delay-locked loop is presented. It employs a shared global calibration control between channels, yet achieves channel expandability for high aggregate I/O bandwidth. The global calibration control accomplishes skew calibration, equalizer adaptation, and phase lock of all the channels in a calibration period, resulting in the reduced hardware overhead and area of each data lane. In addition, the weight-adjusted dual-interpolating delay cell, which is used in the multiphase DLL, guarantees sufficient phase linearity without using dummy delay cells, while offering a high-frequency operation. The proposed receiver is designed in the 90-nm CMOS technology, and achieves error-free eye openings of more than 0.5 UI across 9-28 inch Nelco4000-6 microstrips at 4-7 Gb/s and more than 0.42 UI at data rates of up to 9 Gb/s. The data lane occupies only $0.152mm^2$ and consumes 69.8 mW, while the rest of the receiver occupies $0.297mm^2$ and consumes 56.0 mW at the 7- Gb/s data-rate and supply voltage of 1.35 V.

• 한국정보통신학회논문지
• /
• 제17권10호
• /
• pp.2409-2418
• /
• 2013

본 논문에서는 on-chip oscilloscope의 sub-sampler를 위한 클록을 생성하기 위한 두 가지 방식의 주파수 합성기를 제안한다. 제안하는 두 가지의 주파수 합성기는 지연고정루프 기반의 위상 선택기를 이용한 구조와 분수 분주형 위상고정루프를 이용하는 구조를 가지며 시뮬레이션 결과를 비교함으로써 각 구조의 특성이 분석된다. 제안된 두 회로 모두 1V 공급전압을 이용하는 65-nm CMOS 공정에서 설계되었으며, 125 MHz의 주파수를 가지는 입력 클록에 대해 121.15 MHz의 주파수를 가지는 출력 클록을 생성한다. 지연고정루프 기반의 위상 선택기를 이용한 주파수 합성기는 0.167 $mm^2$의 면적을 가지며 출력 클록은 2.88 ps의 지터 특성을 나타나며, 4.75 mW의 전력을 소모한다. 분수 분주형 위상고정루프를 이용한 주파수 합성기는 0.662 $mm^2$의 면적을 가지며 7.2 ps의 지터 특성을 나타내며, 1.16 mW의 전력을 소모한다.

• 정보보호학회논문지
• /
• 제30권4호
• /
• pp.593-603
• /
• 2020

네트워크의 발전에 따라 악성코드 생성도구가 유포되는 등으로 인해 악성코드의 출현이 기하급수적으로 증가하였으나 기존의 악성코드 탐지 방법을 통한 대응에는 한계가 존재한다. 이러한 상황에 따라 머신러닝 기반의 악성 코드탐지 방법이 발전하는 추세이며, 본 논문에서는 머신러닝 기반의 악성 코드 탐지를 위해 PE 헤더에서 데이터의 feature를 추출한 후 이를 이용하여 autoencoder를 통해 악성코드를 더 잘 나타내는 feature 및 feature importance를 추출하는 방법에 대한 연구를 진행한다. 본 논문은 악성코드 분석에서 범용적으로 사용되는 PE 파일에서 확인 가능한 DLL/API 등의 정보로 구성된 549개의 feature를 추출하였고 머신러닝의 악성코드 탐지 성능향상을 위해 추출된 feature를 이용하여 autoencoder를 통해 데이터를 압축적으로 저장함으로써 데이터의 feature를 효과적으로 추출해 우수한 정확도 제공 및 처리 시간을 2배 단축에 성공적임을 증명하였다. 시험 결과는 악성코드 그룹 분류에도 유용함을 보였으며, 향후 SVM과 같은 분류기를 도입하여 더욱 정확한 악성코드 탐지를 위한 연구를 이어갈 예정이다.

• 한국콘텐츠학회논문지
• /
• 제13권3호
• /
• pp.22-31
• /
• 2013

최근 무기체계 산업에서 성능검증을 위해 사용되는 점검장비는 수락시험 시 데이터의 정밀성과 실시간성을 요구한다. 이러한 점검장비는 개발의 편의성을 위해 범용 운영체제인 윈도우즈를 사용하는데 윈도우즈의 경우 실시간성을 제공하지 못하는 문제가 있다. 따라서 본 논문에서는 군용 점검장비의 실시간 통신을 위해 윈도우즈 시스템에 실시간성을 제공하는 RTiK-MP(Real-Time implant Kernel-Multi Processor)을 이용한 통합 미들웨어를 설계 및 구현하였다. 또한 DLL(Dynamic Linking Library)을 사용하여 통합 미들웨어의 API(Application Program Interface)를 사용자에게 제공함으로써 기존의 복잡한 RTiK-MP의 내부 구현을 몰라도 개발이 용이하도록 개발의 편의성을 제공하였다. 본 논문은 군용 점검장비의 통신에 실시간성을 제공할 수 있는 통합 미들웨어를 설계 및 구현한 것으로써 많이 사용되는 TCP/IP LAN과 RS-232를 사용하였다. 마지막으로 성능검증을 위해 CPU 클럭 틱의 수를 반환하는 RDTSC 명령어를 사용하였고, 구현한 통합 미들웨어의 성능을 검증한 결과 TCP/IP 및 RS-232의 경우 각각 1ms 및 4ms 주기에서 오차범위 내에서 정상 동작함을 확인하였다.