• 전력전자학회:학술대회논문집
• /
• 전력전자학회 2019년도 전력전자학술대회
• /
• pp.71-73
• /
• 2019

The output current of the Grid Connected Inverter (GCI) can be polluted with harmonics mainly due to i) dead time in switches, ii) non-linearity of switches, iii) grid harmonics, and iv) DC link fluctuation. Therefore, it is essential to design the robust Harmonic Compensation (HC) technique for the improvement of output current quality and fulfill the IEEE 1547 Total harmonics Distortion (THD) limit i.e. <5%. The conventional harmonic techniques often are complex in implementation due to their i) additional hardware needs, ii) complex structure, iii) difficulty in tuning of parameters, iv) current controller compatibility issues, and v) higher computational burden. In this paper, to eliminate the harmonics from the GCI output current, a novel Digital Lock-In Amplifier (DLA) based harmonic detection is proposed. The advantage of DLA is that it extracts the harmonic information accurately, which is further compensated by means of PI controller in feed forward manner. Moreover, the proposed HC method does not require additional hardware and it works with any current controller reference frame. To show the effectiveness of the proposed HC method a 5kW GCI prototype built in laboratory. The output current THD is achieved less than 5% even with 10% load, which is verified by simulation and experiment.

• Journal of Power Electronics
• /
• 제19권3호
• /
• pp.637-644
• /
• 2019

Wireless power transfer (WPT) technology with various transfer mechanisms such as inductive coupling, magnetic resonance and capacitive coupling is being widely researched. Until now, power transfer efficiency (PTE) and power transfer capability (PTC) have been the primary concerns for designing and developing WPT systems. Therefore, a lot of studies have been documented to improve PTE and PTC. However, power consumption in the standby mode, also defined as the no-load mode, has been rarely studied. Recently, since the number of WPT products has been gradually increasing, it is necessary to develop techniques for reducing the standby power consumption of WPT systems. This paper investigates the standby power consumption of commercial WPT products. Moreover, a standby power reduction technique for WPT systems via magnetic resonance coupling (MRC) with a parallel resonance type resonator is proposed. To achieve a further standby power reduction, the voltage control of an AC/DC travel adapter is also adopted. The operational principles and characteristics are described and verified with simulation and experimental results. The proposed method greatly reduces the standby power consumption of a WPT system via MRC from 2.03 W to 0.19 W.

• 한국초전도ㆍ저온공학회논문지
• /
• 제21권1호
• /
• pp.10-14
• /
• 2019

Radio-frequency (RF) amplifiers based on direct current (DC) superconducting quantum interference device (SQUID) have low-noise performance for precision physics experiments. Gain curves of SQUID RF amplifiers depend on several parameters of the SQUID and operation conditions. We are developing SQUID RF amplifiers for application to measure very weak RF signals from ultra-low-temperature high-magnetic-field microwave cavity in axion search experiments. In this study, we designed, fabricated and characterized SQUID RF amplifiers with different SQUID parameters, such as number of input coil turn, shunt resistance value of the junction and coupling capacitance in the input coil, and compared the results.

• 디지털산업정보학회논문지
• /
• 제20권2호
• /
• pp.63-74
• /
• 2024

This Paper presents a resistive wideband fully differential low-noise amplifier (LNA) designed using a noise-cancellation technique for TV tuner applications. The front-end of the LNA employs a cascode common-gate (CG) configuration, and cross-coupled local feedback is employed between the CG and common-source (CS) stages. The moderate gain at the source of the cascode transistor in the CS stage is utilized to boost the transconductance of the cascode CG stage. This produces higher gain and lower noise figure (NF) than a conventional LNA with inductor. The NF can be further optimized by adjusting the local open-loop gain, thereby distributing the power consumption among the transistors and resistors. Finally, an optimized DC gain is obtained by designing the output resistive network. The proposed LNA, designed in SK Hynix 180 nm CMOS, exhibits improved linearity with a voltage gain of 10.7 dB, and minimum NF of 1.6-1.9 dB over a signal bandwidth of 40 MHz to 1 GHz.

• 전자공학회논문지
• /
• 제50권12호
• /
• pp.40-48
• /
• 2013

본 논문에서는 0.18um CMOS(1P6M) 공정을 이용하여 무인차량용 단거리 라이다 시스템을 위한 멀티채널 트랜스임피던스 증폭기(TIA) 어레이 회로를 구현하였다. 트랜스임피던스 증폭기 어레이 구조는 전압모드 $4{\times}4$ 채널 Inverter TIA 어레이와 전류모드 $4{\times}4$ 채널 Common-Gate(CG) TIA 어레이 두 가지를 설계했으며, 전체적으로 $4{\times}8$의 32-채널을 갖도록 설계하였다. 먼저, Inverter TIA는 피드백 저항을 가진 Inverter 입력구조와 CML 출력버퍼단으로 구성되어 있으며, 저잡음 및 저전력 특성뿐 아니라, virtual ground를 갖도록 설계함으로써 DC 전류조절이 가능하여 이득과 출력 임피던스 컨트롤이 가능하도록 하였다. 또한, CG-TIA는 on-chip bandgap reference로부터 bias 전압을 이용하고, 소스팔로워 출력버퍼를 사용하여 고주파수 이득을 높였으며, 기본적인 구조 상 CG-TIA는 채널당 칩 면적이 Inverter TIA에 비해 1.26배 작게 설계되었다. 포스트 레이아웃 시뮬레이션 결과, 제안한 Inverter TIA 어레이는 각 채널당 57.5-dB${\Omega}$ 트랜스임피던스 이득, 340-MHz 대역폭, 3.7-pA/sqrt(Hz) 평균 잡음전류 스펙트럼 밀도, 및 2.84-mW (16채널 45.4-mW) 전력소모를 가졌다. CG-TIA 어레이는 채널당 54.5-dB${\Omega}$ 트랜스임피던스 이득, 360-MHz 대역폭, 9.17-pA/sqrt(Hz) 평균 잡음전류 스펙트럼 밀도, 4.24-mW (16채널 67.8-mW) 전력소모를 가졌다. 단, 펄스 시뮬레이션 결과, CG-TIA 어레이가 200-500-Mb/s 동작속도에서 훨씬 깨끗하게 구분 가능한 출력펄스를 보였다.

• 전자공학회논문지D
• /
• 제36D권1호
• /
• pp.38-46
• /
• 1999

본 논문에서는 0.25${\mu}m$ T형 게이트 P-HEMT의 제작 및 특성 평가를 하였고, 제작된 P-HEMT를 X-밴드용 3단 MMIC 저잡음 증폭기 설계에 응용하였다.제작된 P-HEMT의 DC 특성은 최대 외인정 전달 컨덕턴스가 400mS/mm이고, 최대 드레인 전류는 400mA/mm이었다. RF 및 잡음 특성은 전류 이등 차단 주파수($f_T$)가 65GHz이고, 주파수 9GHz에서 최소 잡음 지수는 0.7dB, 관련 이득은 14.8dB이었다. 이때의 바이어스 조건은 Vds가 2V이고, Ids는 60%Idss이었다. 저잡음 증폭기 설계에 있어서, 회로 Topology는 인덕턴스 직렬 궤환(Series Feedback)으로 쇼토 스터브(Short Stub)를 사용하였다. 이때 최적의 쇼트 스터브 길이를 찾기 위해, 직렬 궤환에 의한 잡음 지수와 이득 특성, 그리고 안정성에 대한 영향을 조사하였다. 설계된 회로의 특성은 주파수 8.9-9.5GHz에서 이득이 33dB이상, 잡음 지수가 1.2dB이하, 그리고 입출력 반사 계수가 각각 15dB와 14dB이하로 우수한 성능을 보였다. 따라서 제작된 소자가 고이득 X-밴드용 저잡음 증록기에 매우 적합한 소자임을 확인할 수 있었다.

• 한국전자파학회논문지
• /
• 제15권2호
• /
• pp.152-158
• /
• 2004

Subharmonic injection locking 방식을 이용하여 디지털 위성방송 시스템의 신호원으로 사용될 수 있는 낮은 위상 잡음과 우수한 전력 효율을 갖는 X-band 주파수 합성기를 설계, 제작하였다. 주파수 합성기는 위상 고정 발진기의 역할과 동시에 고조파 발생기로 동작하는 1.75 GHz의 주 발진기(master발진기)와 10.5 GHz 부 발진기(slave 발진기)로 구성되어 있다. PLL 방법을 적용하여 구성된 1.75 GHz 주 발진기는 능동부를 형성하는 트랜지스터와 버퍼 증폭기의 역할을 하는 BJT 트랜지스터를 직렬 연결하여 사용하였는데 첫 단은 위상고정 발진기의 역할을 하고 둘째 단은 45 GHz의 차단 주파수(cutoff frequency)를 갖는BJT를 사용함으로써 고조파 발생기로 동작하게 하여 안정적으로 Injection Locking 될 수 있도록 인가될 신호인 6차 고조파의 크기를 충분히 크게 발생시키도록 하였다. 고조파 발생기로부터 발생한 6차 고조파는 뒤에 위치한 약 45 dB 이득을 갖는 증폭기로 동작하는 부 발진기에 인가되어 Injection Locking 된다. 이러한 특성을 갖는 회로 구조를 이용하여, ILO 방식을 이용함으로 얻는 간단한 회로 구조와 낮은 위상 잡음 특성은 물론 보다 우수한 전력 효율을 갖는 10.5 GHz 주파수 합성기를 설계 제작하였다. 제작된 10.5 GHz 주파수 합성기는 7.4 V/49 mA,-0.5 V/4 mA의 전력 소모와 4.53 dBm의 출력 전력, 그리고 10 kHz와 100 kHz 이격 주파수에서 각각 -95.09 dBc/Hz와-108.90 dBc/Hz의 위상 잡음 특성을 얻었다.

• 한국전자파학회논문지
• /
• 제19권3호
• /
• pp.358-365
• /
• 2008

본 논문에서는 CMOS 0.18 um 공정을 이용하여 UWB(Ultra Wide Band) 시스템의 낮은 대역 $3.1{\sim}4.8GHz$에서 사용할 수 있는 단일 입력-차동 출력 이득 제어 저잡음 증폭기를 설계하였다. 측정 결과는 높은 이득 모드에서 차동 출력 전력 이득은 각각 $14.1{\sim}15.8dB,\;13.3{\sim}15dB$로, 입력 반사 계수는 -10dB 이하로, lIIP3는 -19.3dBm, 잡음 지수는 $4.85{\sim}5.09dB$로 측정되었으며, 이때 전원 전압 1.8V에서 사용 전력은 19.8 mW를 사용하였다. 낮은 이득 모드에서 차동 출력 전력 이득은 각각 $-6.1{\sim}-4.2dB,\;-7.6{\sim}-5.6dB$로, 입력 반사 계수는 -10dB 이하로, IIP3는 -1.45 dBm, 잡음 지수는 $8.8{\sim}10.3dB$로 측정되었으며, 이때 전원 전압 1.8V에서 사용 전력은 5.4mW를 사용하였다.

• 한국정보전자통신기술학회논문지
• /
• 제12권6호
• /
• pp.619-628
• /
• 2019

본 논문에서는 진성난수 생성기를 위한 베타선 센서를 설계하였다. PMOS 피드백 트랜지스터의 게이트를 DC 전압으로 바이어스하는 대신 PMOS 피드백 트랜지스터에 흐르는 전류가 PVT 변동에 둔감하도록 설계된 전류 바이어스 회로를 mirroring하게 흐르도록 하므로 CSA의 signal voltage의 변동을 최소화하였다. 그리고 BGR (Bandgap Reference) 회로를 이용하여 공급된 정전류를 이용하여 신호 전압을 VCOM 전압 레벨까지 충전하므로 충전 시간의 변동을 줄여 고속 감지가 가능하도록 하였다. 0.18㎛ CMOS 공정으로 설계된 베타선 센서는 corner별 모의실험 결과 CSA 회로의 최소 신호전압과 최대 신호전압은 각각 205mV와 303mV이고, pulse shaper를 거친 출력 신호를 비교기의 VTHR (Threshold Voltage) 전압과 비교해서 발생된 펄스의 최소와 최대 폭은 각각 0.592㎲와 1.247㎲로 100kHz의 고속 감지가 가능한 결과가 나왔으며, 최대 100Kpulse/sec로 계수할 수 있도록 설계하였다.

• ETRI Journal
• /
• 제42권4호
• /
• pp.549-561
• /
• 2020

We developed a 0.1-㎛ metamorphic high electron mobility transistor and fabricated a W-band monolithic microwave integrated circuit chipset with our in-house technology to verify the performance and usability of the developed technology. The DC characteristics were a drain current density of 747 mA/mm and a maximum transconductance of 1.354 S/mm; the RF characteristics were a cutoff frequency of 210 GHz and a maximum oscillation frequency of 252 GHz. A frequency multiplier was developed to increase the frequency of the input signal. The fabricated multiplier showed high output values (more than 0 dBm) in the 94 GHz-108 GHz band and achieved excellent spurious suppression. A low-noise amplifier (LNA) with a four-stage single-ended architecture using a common-source stage was also developed. This LNA achieved a gain of 20 dB in a band between 83 GHz and 110 GHz and a noise figure lower than 3.8 dB with a frequency of 94 GHz. A W-band image-rejection mixer (IRM) with an external off-chip coupler was also designed. The IRM provided a conversion gain of 13 dB-17 dB for RF frequencies of 80 GHz-110 GHz and image-rejection ratios of 17 dB-19 dB for RF frequencies of 93 GHz-100 GHz.