• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2015년도 추계학술대회
• /
• pp.412-415
• /
• 2015

본 논문에서는 진동에너지 수확을 위한 MPPT(Maximum Power Point Tracking) 제어 CMOS 인터페이스 회로를 설계하였다. 제안된 회로는 AC-DC 변환기, MPPT 제어회로, DC-DC 부스트 변환기, 그리고 PMU(Power Management Unit)로 구성된다. AC-DC 변환기는 진동소자(PZT)에서 출력되는 AC 신호를 DC 신호로 변환해주는 역할을 하며, MPPT 제어회로는 진동소자로부터 최대전력을 수확하여 효율을 높이는 역할을 한다. DC-DC 부스트 변환기는 AC-DC 변환기에서 공급된 에너지를 원하는 값으로 승압 및 안정화 시키는 역할을 하며 PMU를 통해 부하로 에너지를 전달한다. AC-DC 변환기는 효율 특성이 좋은 능동 다이오드를 이용한 전파정류기를 사용하였으며, DC-DC 부스트 변환기는 제어 회로가 간단한 쇼트키 다이오드를 사용한 구조를 사용하였다. 제안된 회로는 0.35um CMOS 공정으로 설계되었으며, 설계된 칩의 면적은 $950um{\times}920um$이다.

• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2014년도 추계학술대회
• /
• pp.267-270
• /
• 2014

본 논문에서는 진동에너지 수확을 위한 CMOS 인터페이스 회로를 설계하였다. 제안된 회로는 AC-DC 변환기와 DC-DC 부스트 변환기로 구성된다. AC-DC 변환기는 진동소자(PZT)에서 출력되는 AC 신호를 DC 신호로 변환해주는 역할을 하며, DC-DC 부스트 변환기는 AC-DC 변환기에서 출력된 신호를 원하는 값으로 승압 및 안정화 시키는 역할을 한다. AC-DC 변환기는 효율 특성이 좋은 능동 다이오드를 이용한 전파정류기를 사용하였으며, DC-DC 부스트 변환기는 제어 회로가 간단한 쇼트키 다이오드를 사용한 구조를 이용하였다. 또한 진동소자로부터 최대전력을 수확하기 위한 MPPT(Maximum Power Point Tracking) 기능을 적용하였다. 제안된 회로는 0.35um CMOS 공정으로 설계되었으며, 설계된 칩의 면적은 $530um{\times}325um$이다. 설계된 회로의 성능을 검증한 결과 AC-DC 변환기와 DC-DC 부스트 변환기의 최대 효율은 각각 97.7%와 89.2%이며, 전체회로의 최대 효율은 87.2%이다.

• 전자공학회논문지
• /
• 제53권1호
• /
• pp.139-144
• /
• 2016

본 논문은 가변 스위칭 주파수 PFM을 이용한 DC-DC 변환기의 집적회로 개발 시, 적용 가능한 주요 기능 블록의 설계에 관한 것이다. DC전압 변환 시 부하에 공급되는 전류가 작거나 출력전압이 설정값 근처에 도달했을 때 PFM 모드로 동작시켜 전력변환 효율을 높일 수 있다. PFM DC-DC 변환기 구현에 필요한 PFM 신호 발생회로, PFM 주파수 제어기, 출력전압감지회로 그리고 과전류보호회로를 설계하였다. 설계를 위한 공정파라미터는 내압 12[V], 최소선폭 $0.35[{\mu}m]$, 2P_2M CMOS 공정을 사용하였다.

• 대한전자공학회논문지SD
• /
• 제42권2호
• /
• pp.1-8
• /
• 2005

System-on-glass를 위해 poly-Si TFT로 면적이 작으면서도 리플전압을 최소화한 DC-DC 전압 변환회로를 개발하였다. 전압 변환회로는 전하 펌핑 회로, 문턱전압 변화를 보상한 비교기, 오실레이터, 버퍼, 다중 위상 클럭을 만들기 위한 지연 회로로 구성된다. 제안한 다중 위상 클럭킹을 적용함으로써 클럭 주파수 또는 필터링 캐패시터의 증가 없이도 낮은 출력 리플전압을 얻음으로써 DC-DC 변환기의 면적을 최소화 하였다. 제안한 DC-DC 변환회로를 제작하여 측정한 결과 $R_{out}=100k\Omega,\;C_{out}=100pF$, 그리고 $f_{clk}=1MHz$에서 Dickson 구조와 기존의 cross-coupled 구조에서의 리플전압은 각각 590mv와 215mv인 반면 4-위상 클럭킹을 적용한 구조에서는 123mV이다. 그리고 50mV의 리플전압을 가지기 위해 필요한 필터링 캐패시터의 크기는 $I_{out}=100uA$와 $f_{clk}=1MHz$에서 Dickson 구조와 기존의 cross-coupled 구조에서는 각각 1029pF와 575pF인 반면 4-위상과 6-위상 클럭킹을 적용한 구조에서는 단지 290pF와 157pF만이 각각 요구된다. 구조별 효율로는 Dickson 구조의 전하 펌프에서는 $59\%$, 기존의 cross-coupled 구조와 본 논문에서 제안한 4-위상을 적용한 cross-coupled 구조의 전하 펌프에서는 $65.7\%$와 $65.3\%$의 효율을 각각 가진다.

• 대한전자공학회논문지SD
• /
• 제42권10호
• /
• pp.39-46
• /
• 2005

휴대용 전자제품의 증가에 따라 배터리의 사용 시간을 증가시키기 위한 파워메니지먼트 회로의 설계는 매우 중요해 지고 있다. 이에 따라 switching power supply, 특히 DC-DC 변환기의 필요성은 더욱 커지고 있다. 기존 DC-DC 변환기용 컨트롤로 칩들은 순수한 아날로그 방식으로 설계되어 왔었다. 본 논문에서는 아날로그 방식의 단점을 극복하기 위한 디지털방식 컨트롤러 칩의 제작 및 측정된 연구 결과를 소개한다. 디지털 컨트롤러의 장점으로는 설계시간이 빠르고, 설계 변경을 쉽게 할수 있다는 점이다. 그러나 DC-DC 컨버터의 최종 출력 전압은 아날로그 전압이기 때문에, 아날로그를 디지털로 변환해 주는 장치가 디지털 컨트롤러에는 필수적이다. 본 논문에서는 기존의 flash 방식의 데이터 변환기 대신에 회로설계가 단순화된 델타시그마 모듈레이션을 사용하여 아날로그 신호를 디지털 신호로 변환하였다. 개발된 CMOS 컨트롤로 칩은 테스트 보드 측정을 통하여 성공적인 동작이 검증되었다.

• 전자공학회지
• /
• 제37권8호
• /
• pp.86-94
• /
• 2010

본 논문에서는 전류 제어 방식을 갖는 DC-DC 변환기에 사용되는 기울기 보상회로에 있어서 가변적으로 동작하는 기울기 보상회로를 제안하였다. 시비율이 50% 이상으로 동작하는 DC-DC 변환기의 시스템의 안정도를 유지하기 위해서는, 램프 기울기 보상회로가 반드시 필요하다. 고정적인 기울기의 보상은 동작 범위를 제한하게 된다. 제안된 가변 기울기 보상회로는 넓은 범위의 입력 전압과 출력 전압에 적합하도록 설계 되었으며, LED 드라이버 응용분야에 적용하기 위한 DC-DC 변환기에 사용되었다. 동작을 검증하기 위하여, 0.35-um BDC 공정으로 회로를 제작하여 측정하였다.

• 대한전자공학회논문지TC
• /
• 제49권2호
• /
• pp.72-75
• /
• 2012

본 논문에서는 무선전력전송을 위한 고효율 DC-AC 변환 회로를 구현하였다. DC-AC 변환 회로는 발진기와 전력증폭기를 결합시켜 구현하였다. 전력증폭기의 전력 효율은 무선전력전송 송신 시스템의 효율에 크게 영향을 주기 때문에 Class-E 증폭구조를 이용하여 고효율 전력증폭기를 구현하였다. 또한, 전력증폭기의 입력 단에 연결되는 발진기의 출력 전력이 작기 때문에 높은 출력의 DC-AC 변환 회로를 구현하기 위하여 구동 증폭기를 이용한 고이득 이단 전력증폭기를 구현하였다. 고이득 고효율 이단 Class-E 전력증폭기의 입력 단에 발진기를 연결하여 고효율 DC-AC 변환 회로를 구현하였다. 13.56MHz의 2차, 3차 고조파 성분을 억제하기 위해 이중대역 저지 필터를 설계하여 결합하였다. DC-AC 변환 회로의 출력 전력과 변환 효율은 13.56 MHz에서 40 dBm과 80.2 %이다.

• 전자공학회논문지
• /
• 제50권10호
• /
• pp.231-238
• /
• 2013

본 논문은 플랫판넬 디스플레이 장치에 사용할 DC-DC 변환기의 설계에 관한 것이다. 6~14[V]의 단일 DC 전원전압으로부터 플랫 판넬 백바이어스용 -5[V] DC 전압 발생회로(Negative DC Voltage Generator)와 승압된 15[V], 23[V] DC 전압 발생회로, 그리고 강압된 3.3[V] DC를 얻기 위한 회로를 설계하였다. 또한 기준 전압원으로 사용하기 위한 밴드갭 회로와 발진기, 레벨변환기 회로, 고온보호 회로 등을 설계하였다. 제작공정은 부(-)전압으로 동작하는 회로와 기타 회로를 분리하기 위해서 트리플-웰(Triple-Well)구조가 적용된 공정 내압 30[V], 최소선폭 0.35[${\mu}m$], 2P_2M CMOS 공정을 사용하였다. 설계된 모든 회로는 시뮬레이션으로 검증하여 동작을 확인하였으며 원 칩으로 제작하여 플랫판넬 디스플레이 장치에 응용할 수 있도록 기능을 확보하였다.

• 전자공학회논문지 IE
• /
• 제47권3호
• /
• pp.14-18
• /
• 2010

본 논문은 휴대용 배터리 구동시스템을 위한 다양한 출력전압(5-7V,100mA)을 가지는 CMOS DC-DC 변환기를 제안한다. 제안하는 DC-DC 변환기는 Pulse-Frequency Modulation (PFM) 방식을 사용하였고, 기준전압회로, 피드백 저항, 컨트롤러, 내부 파형발생기를 사용하였다. 2개의 외부 수동 소자들 (L,C)을 가진 집적화된 DC-DC 변환기는 0.5um 2-poly 4-metal CMOS 공정에서 설계 되었고 PDA, 휴대폰, 노트북 등에 적용 가능하다.

• 전자공학회논문지 IE
• /
• 제49권1호
• /
• pp.18-23
• /
• 2012

본 논문에서 소형 휴대기기용 DC-DC 변환기를 위한 전압보호회로를 설계 하였다. 제안하는 전압보호회는 저전압 보호회로(UVLO)와 고전압 보호회로(OVP) 로 구성되며, 비교기와 바이어스 회로를 사용하여 구현하였다. XFAB $1{\mu}m$ CMOS 공정을 SPICE 모의실험을 통하여 특성 확인을 하였다. 모의실험 결과, 저전압 보호회로(UVLO)는 입력 전압이 4.8 V 이상이 되면 턴-온 되며, 4.2 V 이하가 되면 턴-오프가 되어 저전압의 입력전압이 인가될 때 회로의 오작동을 막을 수 있다. 고전압 보호회로(OVP)는 기준전압 3.8V 이상의 출력전압이 발생하였을 때 회로를 차단하여 소자의 파괴를 막아 안정성과 신뢰성을 높일 수 있다. 또 가상의 DC-DC 변환기 제어회로에 연결한 결과 전압의 이상에 따른 전압보호회로의 동작여부를 확인하였다. 본 논문에서 제안하는 전압보호회로는 DC-DC 변환기의 보호회로 셀로 유용하게 사용 될 것으로 사료된다.