• Journal of Electrical Engineering and information Science
• /
• 제2권6호
• /
• pp.202-207
• /
• 1997

Design and fabrication issues for an L-band GaAs Monolithic Microwave Integrated Circuit(MMIC) Voltage Controlled Oscillator(VCO) as a component of Personal Communications Systems(PCS) Radio Frequency(RF) transceiver are discussed. An ion-implanted GaAs MESFET tailored toward low current and low noise with 0.5mm gate length and 300mm gate width has been used as an active device, while an FET with the drain shorted to the source has been used as the voltage variable capacitor. The principal design was based on a self-biased FET with capacitive feedback. A tuning range of 140MHz and 58MHz has been obtained by 3V change for a 600mm and a 300mm devices, respectively. The oscillator output power was 6.5dBm wth 14mA DC current supply at 3.6V. The phase noise without any buffer or PLL was 93dB/1Hz at 100KHz offset. Harmonic balance analysis was used for the non-linear simulation after a linear simulation. All layout induced parasitics were incorporated into the simulation with EEFET2 non-linear FET model. The fabricated circuits were measured using a coplanar-type probe for bare chips and test jigs with ceramic packages.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2003년도 하계학술대회 논문집 A
• /
• pp.345-347
• /
• 2003

본 논문에서는 디지털 보호 계전기에 쓰이는 필터 중에서 최소 자승 알고리즘을 이용한 고성능 FIR 필터를 설계하였다. 기존의 DFT필터와 MATLAB 시뮬레이션을 이용하여 비교하였으며 FIR 필터의 VHDL모델 및 합성에 중점을 두었다. FIR 필터는 기본적으로 유한개의 임펄스 응답이 이루어지기 때문에 기타 다른 필터에 비하여 안정도가 높으며 선형적인 위상을 가지기 때문에 차단 주파수 대역의 왜곡현상을 없앨 수 있는 장점을 가지고 있다. 여러 가지 알고리즘으로 구현한 FIR 필터를 시뮬레이션 한 결과 최소 자승 알고리즘이 가장 우수한 결과를 나타내었다. 기본적으로 디지털 보호 계전기에서 디지털 필터의 기능은 사고 전압, 전류로부터 60Hz의 기본파 추출 CT, PT 왜곡 및 DC offset을 제거하는데 있다. 본 논문에서는 이러한 기능을 가지면서 샘플링 주파수와 차수를 같게 하여 FIR 필터와 DFT 필터의 주파수 응답과 연 산 속도를 비교 하였다. 본 논문에서 설계된 최소 자승 알고리즘을 이용한 FIR 필터는 같은 조건의 DFT필터에 비해 1고조파와 2고조파의 차이가 10db 이상 더 우수 하였으며 연산 속도 또한 2배 이상 좋은 결과를 보였다.

• ETRI Journal
• /
• 제33권5호
• /
• pp.670-678
• /
• 2011

This paper investigates the design and performance of a digital on-channel repeater (DOCR) for use in Advanced Television Systems Committee (ATSC) digital television (DTV) broadcasting. The main drawback of a DOCR is the echo interference caused by coupling between transmitter and receiver antennas, which induces system instability and performance degradation. In order to overcome this problem, an echo canceller based on the adaptive echo channel estimation (ECE) technique has been researched and applied for a DOCR. However, in the case of ATSC, the pilot signal, which is used for carrier synchronization, may cause a DC offset error and reduce the isolation performance of the echo canceller for a DOCR in an ATSC network. Moreover, since the multipath fading effect of a radio channel usually occurs in a real environment, it should be minimized to improve the overall performance of a DOCR. Therefore, due to the limited isolation performance of echo canceller and the multipath fading effect, an interference cancellation system (ICS) is proposed for a DOCR in an ATSC network. The performance of the proposed DOCR with an ICS is evaluated by software simulation and hardware test results.

• 대한전자공학회논문지SD
• /
• 제44권10호
• /
• pp.17-22
• /
• 2007

이 논문에서는 PHS용 new automatic tuning 방법을 가지는 baseband complex bandpass filter를 제안하였다. DC offset 문제를 해결하기 위한 Low_IF 구조로 CMOS로만 집적된 PHS용 수신기를 설계하였다. ACS 특성을 만족시키기 위해 3차 Chebyshev complex filter를 이용하여 baseband를 선택할 수 있는 filter를 설계하였다. 새롭게 제시한 Comer frequency tuning 방법은 공정의 변화에 보상을 해주는 방식이고, MOS 스위치에 의한 노이즈 레벨을 감소시킨다. 이 filter는 CMOS 0.35um 공정이며, 전력소모는 12mW였다.

• Journal of Magnetics
• /
• 제21권2호
• /
• pp.173-178
• /
• 2016

Six-step commutation control widely used in brushless DC (BLDC) motor can be applied to consequent pole permanent magnet (CPPM) belt starter generator (BSG) with trapezoidal back electromotive force (EMF) in the starter state. However, rotor position detection with three Hall sensors in BLDC motor can hardly be employed in CPPM BSG due to asymmetric flux distribution in each pole side of CPPM BSG. This paper presents a low-cost rotor position detection method for CPPM BSG in which six Hall sensors are proposed to be used based on the analysis of flux distribution by 3D FEA. In the method, the six Hall sensors are divided into three groups and two signals in each group are combined through performing logic operations. In addition, offset angle between back EMF and the related Hall signal can be compensated by moving the Hall sensors. Experiments of a 2 kW CPPM BSG prototype have also been performed to verify the proposed method.

• 한국지능시스템학회논문지
• /
• 제17권4호
• /
• pp.569-574
• /
• 2007

최근 많은 광대역 유무선 통신 응용분야에서 OFDM(Orthogonal Frequency Division Multiplexing) 방식을 표준기술로 채택하고 있다. OFDM 방식의 고속 무선 데이터 통신을 위한 FFT 프로세서는 일반적으로 DSP(Digital Signal Processing)로 구현되었으나, 큰 전력 소비를 필요로 한다. 따라서, OFDM 통신방식의 단점인 전력문제를 보완하기 위해서 전류모드 FFT LSI가 제안되었고, 저소비전력 전류모드 FFT LSI를 동작시키기 위해서는 전류모드를 전압모드로 바꾸는 VIC(Voltage to Current Converter) 그리고 다시 전류모드를 전압모드로 바꾸어 주는 IVC(Current to Voltage Converter)가 필요하다. 그러나, OP-AMP로 구현되는 종래의 IVC는 회로규모가 크고, 전력소비가 크며, LSI 내에 크고 정확한 높은 저항을 필요로 한다. 또한 전류모드신호처리에서 많이 이용되는 Current Mirror 회로 등의 출력단자로부터 전류신호를 입력받은 경우, 입력단자간의 전위차가 발생하며, DC offset 전류가 발생하는 등의 문제점을 갖는다. 따라서 본 연구에서는 저전력 동작이 가능하고, 향후, single chip 응용이 가능한 IVC를 $0.35{\mu}m$ 공정에서 설계함으로서, $0.35{\mu}m$ 공정에서의 전류모드 FFT LSI의 전압모드 출력이 가능해졌다 설계된 IVC는 FFT LSI의 출력이 디지털신호로 환산한 ${\pm}1$인 점을 감안하여, 전류모드 FFT LSI의 출력이 $13.65{\mu}A$ 이상일 때에 3.0V의 전압을 출력하고, FFT LSI의 출력이 $0.15{\mu}A$ 이하일 때에 0.5V 이하의 전압을 출력하도록 하였으며, IVC의 총 소비전력은 약 1.65mV이하로 평가되었다.

• 한국정보통신학회논문지
• /
• 제24권2호
• /
• pp.325-328
• /
• 2020

This paper demonstrated a voltage-controlled oscillator (VCO) using cost-effective (1-poly 6-metal) mixed signal standard CMOS process. To have the high-quality factor inductor in LC resonator with thin metal thickness, patterned-ground shields (PGS) was adopted under the spiral to effectively reduce the ac current of low resistive Si substrate. And, because of thin top-metal compared with that of RF option (2 ㎛), we make electrically connect between the top metal (M6) and the next metal (M5) by great number of via array along the metal traces. The circuit operated from 2.48 GHz to 2.62 GHz tuned by accumulation-mode varactor device. And the measured phase noise of LC VCO has -123.7 dBc/Hz at 1MHz offset at 2.62 GHz and the dc-power consumption shows 2.07 mW with 1.8V supply voltage, respectively.

• 유통과학연구
• /
• 제20권10호
• /
• pp.19-29
• /
• 2022

Purpose: This study was conducted to gauge the economic evaluation and sample distribution of conserving the Belum Royal State Park (BRSP) in Perak, Malaysia and to identify factors influencing its use by the community. This study aims to examine community perception on the conservation of the Belum Royal State Park (BRSP) and maximum community's willingness to pay for park entry permits fees. Research design, data and methodology: A questionnaire survey was conducted involving a total of 280 respondents. The study adopted the Dichotomous Choice Contingent Valuation Approach (DC-CVM) and the Logistic Model, to estimate the maximum community's willingness to pay for park entry permits fees. Results: The results established that the factors of respondent's occupation, income, ecotourism influence on the BRSP and maximum entry price, significantly influenced visitors' decision on community's willingness to pay. The average community's willingness to pay was RM9.68 per person. Conclusions: In conclusion, surveillance and patrols in protected areas should be expanded. The extra expense for ensuring safety can be offset through income from ecotourism that should also benefit the local community on economic evaluation and equal distribution on the BRSP.

• 대한전자공학회논문지SD
• /
• 제49권8호
• /
• pp.22-26
• /
• 2012

본 논문에서는 0.18um CMOS(1P4M) 공정을 이용하여 HDMI용 액티브 광케이블에 적합한 채널당 2.5-Gb/s의 동작 속도를 갖는 광 수신기를 구현하였다. 광 수신기는 차동 증폭구조를 가지는 트랜스임피던스 증폭기, 5개의 증폭단을 갖는 리미팅 증폭기, 출력 버퍼단으로 구성된다. 트랜스임피던스 증폭기는 피드백 저항을 가진 인버터 입력구조로 구현함으로써 낮은 잡음지수와 작은 전력소모를 갖도록 설계하였다. 연이은 차동구조 증폭기 및 출력 버퍼단을 통해 전체 전압이득을 증가하였고, 리미팅 증폭단과의 연동을 용이하게 했다. 리미팅 증폭기는 다섯 단의 증폭단과 출력 버퍼단, 옵셋 제거 회로단으로 이루어져 있다. 시뮬레이션 결과, 제안한 광 수신기는 $91dB{\Omega}$ 트랜스임피던스 이득, 1.55 GHz 대역폭(입력단 0.32 pF의 포토다이오드 커패시턴스 포함), 16 pA/sqrt(Hz) 평균 잡음 전류 스펙트럼 밀도, 및 -21.6 dBm 민감도 ($10^{-12}$ BER)를 갖는다. 또한, DC 시뮬레이션 결과, 1.8-V의 전원전압에서 총 40 mW의 전력을 소모한다. 제작한 칩은 패드를 포함하여 $1.35{\times}2.46mm^2$의 면적을 갖는다. optical eye-diagram 측정 결과, 2.5-Gb/s 동작속도에서 크고 깨끗한 eye-diagram을 보인다.

• 한국통신학회논문지
• /
• 제34권11C호
• /
• pp.1085-1097
• /
• 2009

본 논문에서는 VDL 모드-2 규격을 따르는 송신기와 수신기의 구조 및 설계방법 그리고 개발한 모뎀의 성능시험 결과에 대해 기술한다. VDL 모드-2에서 송신기 필터는 올림 코사인 필터를 사용하고 수신기에서는 일반 저역 통과 필터(LPF)를 사용(비 정합필터)하기 때문에 ISI 경감 효과는 없으나 스펙트럼 특성은 더 좋다. 이는 정합필터를 적용했을 경우보다 1~2 dB 정도의 BER 성능은 저하되나 협 대역 통신에서 이웃 채널에 간섭을 최소화하는 것이 더 중요하기 때문이다. 송신기에서 변조신호 생성 시 발생되는 아날로그 방식의 단점(I/Q 이득 불균형, DC 오프셋 등)을 최소화하기 위해 디지털 방식으로 생성하였으며 수신기도 디지털 IF 샘플링 기법을 통하여 디지털 하향변환기를 적용하였다. 본 논문은 기 제안된 일부 구조 및 알고리듬을 포함하며 모뎀 구성에 필요한 전반적인 구조와 설계 방법 그리고 모의실험 결과가 추가되었다. 개발된 모뎀은 VDR 장비에 통합되어 각종 기능 실험과 환경시험을 거친 후 지상통신시험을 실시하였고 비행통신시험결과 시속 870 km/h로 310 km까지 메시지 송수신이 정상적으로 이루어짐을 확인하였다.