• 방사성폐기물학회지
• /
• 제18권4호
• /
• pp.439-455
• /
• 2020

Numerical model was developed that simulates radionuclide (3H and 14C) transport modeling at the 2nd phase facility at the Wolsong LILW Disposal Center. Four scenarios were simulated with different assumptions about the integrity of the components of the barrier system. For the design case, the multi-barrier system was shown to be effective in diverting infiltration water around the vaults containing radioactive waste. Nevertheless, the volatile radionuclide 14C migrates outside the containment system and through the unsaturated zone, driven by gas diffusion. 3H is largely contained within the vaults where it decays, with small amounts being flushed out in the liquid state. Various scenarios were examined in which the integrity of the cover barrier system or that of the concrete were compromised. In the absence of any engineered barriers, 3H is washed out to the water table within the first 20 years. The release of 14C by gas diffusion is suppressed if percolation fluxes through the facility are high after a cover failure. However, the high fluxes lead to advective transport of 14C dissolved in the liquid state. The concrete container is an effective barrier, with approximately the same effectiveness as the cover.

• 한국건설관리학회논문집
• /
• 제13권4호
• /
• pp.132-140
• /
• 2012

지구온난화와 같은 환경문제에 대한 인식의 확산과 함께 대한민국 정부는 탄소배출량을 2020년까지 BAU 대비 30% 감축하는 것을 목표로 다양한 정책 및 제도를 마련하고 있다. 이에 따라, 건설산업 분야에서는 건축물로부터 배출되는 이산화탄소를 적절하게 관리하고 감축하기 위한 방법에 대한 연구가 활발하게 진행되어 왔다. 건축물에 대한 정확한 이산화탄소 배출량 평가를 위해서는 건축자재에 대한 상세한 수준의 이산화탄소 배출량 데이터가 필요하지만, 현재까지는 대표적인 자재의 데이터만 제시되어 왔다. 이에 따라 본 연구에서는 건축물의 시공에 필수적으로 사용되는 구조용 강재인 철근과 H형강의 이산화탄소 배출량 데이터를 강도 및 규격에 따라 상세한 수준으로 제시하고자 하였다. 이를 위해 산업연관표를 바탕으로 하는 산업연관분석법을 적용하였다. 본 연구에서 제시하는 강도 및 규격에 따른 구조용 강재의 이산화탄소 배출량 데이터를 활용하면, 다양한 구조설계안에 대하여 보다 정확한 이산화탄소 배출량 평가가 가능할 것으로 판단된다.

• 한국지능시스템학회:학술대회논문집
• /
• 한국퍼지및지능시스템학회 1993년도 Fifth International Fuzzy Systems Association World Congress 93
• /
• pp.975-976
• /
• 1993

This talk presents the overview of the author's research and development activities on fuzzy inference hardware. We involved it with two distinct approaches. The first approach is to use application specific integrated circuits (ASIC) technology. The fuzzy inference method is directly implemented in silicon. The second approach, which is in its preliminary stage, is to use more conventional microprocessor architecture. Here, we use a quantitative technique used by designer of reduced instruction set computer (RISC) to modify an architecture of a microprocessor. In the ASIC approach, we implemented the most widely used fuzzy inference mechanism directly on silicon. The mechanism is beaded on a max-min compositional rule of inference, and Mandami's method of fuzzy implication. The two VLSI fuzzy inference chips are designed, fabricated, and fully tested. Both used a full-custom CMOS technology. The second and more claborate chip was designed at the University of North Carolina(U C) in cooperation with MCNC. Both VLSI chips had muliple datapaths for rule digital fuzzy inference chips had multiple datapaths for rule evaluation, and they executed multiple fuzzy if-then rules in parallel. The AT & T chip is the first digital fuzzy inference chip in the world. It ran with a 20 MHz clock cycle and achieved an approximately 80.000 Fuzzy Logical inferences Per Second (FLIPS). It stored and executed 16 fuzzy if-then rules. Since it was designed as a proof of concept prototype chip, it had minimal amount of peripheral logic for system integration. UNC/MCNC chip consists of 688,131 transistors of which 476,160 are used for RAM memory. It ran with a 10 MHz clock cycle. The chip has a 3-staged pipeline and initiates a computation of new inference every 64 cycle. This chip achieved an approximately 160,000 FLIPS. The new architecture have the following important improvements from the AT & T chip: Programmable rule set memory (RAM). On-chip fuzzification operation by a table lookup method. On-chip defuzzification operation by a centroid method. Reconfigurable architecture for processing two rule formats. RAM/datapath redundancy for higher yield It can store and execute 51 if-then rule of the following format: IF A and B and C and D Then Do E, and Then Do F. With this format, the chip takes four inputs and produces two outputs. By software reconfiguration, it can store and execute 102 if-then rules of the following simpler format using the same datapath: IF A and B Then Do E. With this format the chip takes two inputs and produces one outputs. We have built two VME-bus board systems based on this chip for Oak Ridge National Laboratory (ORNL). The board is now installed in a robot at ORNL. Researchers uses this board for experiment in autonomous robot navigation. The Fuzzy Logic system board places the Fuzzy chip into a VMEbus environment. High level C language functions hide the operational details of the board from the applications programme . The programmer treats rule memories and fuzzification function memories as local structures passed as parameters to the C functions. ASIC fuzzy inference hardware is extremely fast, but they are limited in generality. Many aspects of the design are limited or fixed. We have proposed to designing a are limited or fixed. We have proposed to designing a fuzzy information processor as an application specific processor using a quantitative approach. The quantitative approach was developed by RISC designers. In effect, we are interested in evaluating the effectiveness of a specialized RISC processor for fuzzy information processing. As the first step, we measured the possible speed-up of a fuzzy inference program based on if-then rules by an introduction of specialized instructions, i.e., min and max instructions. The minimum and maximum operations are heavily used in fuzzy logic applications as fuzzy intersection and union. We performed measurements using a MIPS R3000 as a base micropro essor. The initial result is encouraging. We can achieve as high as a 2.5 increase in inference speed if the R3000 had min and max instructions. Also, they are useful for speeding up other fuzzy operations such as bounded product and bounded sum. The embedded processor's main task is to control some device or process. It usually runs a single or a embedded processer to create an embedded processor for fuzzy control is very effective. Table I shows the measured speed of the inference by a MIPS R3000 microprocessor, a fictitious MIPS R3000 microprocessor with min and max instructions, and a UNC/MCNC ASIC fuzzy inference chip. The software that used on microprocessors is a simulator of the ASIC chip. The first row is the computation time in seconds of 6000 inferences using 51 rules where each fuzzy set is represented by an array of 64 elements. The second row is the time required to perform a single inference. The last row is the fuzzy logical inferences per second (FLIPS) measured for ach device. There is a large gap in run time between the ASIC and software approaches even if we resort to a specialized fuzzy microprocessor. As for design time and cost, these two approaches represent two extremes. An ASIC approach is extremely expensive. It is, therefore, an important research topic to design a specialized computing architecture for fuzzy applications that falls between these two extremes both in run time and design time/cost. TABLEI INFERENCE TIME BY 51 RULES {{{{Time }}{{MIPS R3000 }}{{ASIC }}{{Regular }}{{With min/mix }}{{6000 inference 1 inference FLIPS }}{{125s 20.8ms 48 }}{{49s 8.2ms 122 }}{{0.0038s 6.4㎲ 156,250 }} }}

• Journal of Preventive Medicine and Public Health
• /
• 제1권1호
• /
• pp.51-66
• /
• 1968

During a period of about one year(November '66 to December '67), the Yonsei University College of Medicine conducted a field trial of the oral contraceptive(Ovulen) in order to study its acceptability and use-effectiveness among IUD drop-outs in Koyang county. We can summarize the outstanding findings from this investigation as follows; 1. 61.4% of the IUD drop-outs interviewed (911 women) wanted to use the pill. Most of the reasons for not wanting to use it(352 women) pertained to either use of other contraceptive methods(98) or subfecundity(150) following IUD terminations. Only 83 out of 911 women gave reasons related to the difficulty of obtaining pills. Therefore, we can state that most IUD drop-outs if still in need of a contraceptive methods are in favor of trying the pill, and especially so if this method is conveniently available. 2. The 467 women or 37% of those who terminated IUD use actually visited the clinic for medical screening, and only 11 of them or 2.4% were rejected because of pregnancy and other medical reasons such as cervical erosion, myoma, breast mass, etc. 5.5% or 25 of the 456 women who received the first cycle did not take a single pill during the study period. 3. When we defined those 431 women who accepted and took one or more tablets we found that women over age 30, with 4 or more children, and/or with a higher educational level were the best prospects for recruitment. 4. In accuracy of use, about two thirds of the users started taking the pill on the 5 th day as directed for the first three cycles, but the percentages rose sharply to about 80% in later cycles. Tardiness in starting pill use in the first cycle may have occurred partly because they had to return to the clinic monthly to get each new cycle. Among acceptors who did not quit between cycles, 80 to 90% were regular users, missing two or less tablets in each cycle. 5) More than 60% of the users felt well and sometimes lost their pre-acceptance symptoms. especially dysmenorrhea. However, 27.4% (58 women) had side effects attributable to the pill compund as nausea, vomiting, indigestion, breast tenderness, decreased lactation or breakthrough bleeding. 25.0% (53 women) also complained of medical diseases or symptoms not related to the pill, especially during the first three cycles. However, as the confidence and experience of the client and the field workers grew, the incidence of unrelated medical complaints quickly fell to a lower level in the later cycles. 6. As of the end of this study, on December 31, 1967, 49.2% (212 women) had discontinued the use of the pill for medical reasons as well as for the non medical reasons. Only one case terminated use due to a pregnancy after taking pills. The cumulative continuation rates (by the life table method), were 58.9%, 51.9%, 41.0% at the end of 3 months, 6 months and one year, respectively. These rates are lower than in the U.S. studies. Even when we add the retaking group to the first segment, the continuation rate goes up only about 5% above the first segment rates mentioned above. Possible explanations are different dosages, the newerness of the method and the use of only one point for pill distribution in the country together with a monthly return for cycle 1, 2, 3, and 4-6.

• 대한의용생체공학회:의공학회지
• /
• 제19권5호
• /
• pp.519-530
• /
• 1998

본 논문에서는 하지 전단 환자의 보행 성능을 개선하고, 활동성을 증대시긴 목적으로 에너지 저장형 의족의 유연 용골 선계를 위한 기초 연구를 수행하였다. 문헌에서 얻을 수 있는 2차원 시상면에서의 정성걸음새와 인체측정 데이터를 분석하여, 의족의 유연 용골 기초 구조 모델을 제시하였다. 기초 구조 모델은 단순한 빔과 선혈 회전 스프링 ·댐퍼로 구성되었다. 고강도 경량 소재를 의족의 유연 용골 기초 구조에 적용하기 위해 탄소섬유 강화 복합재료를 용골의 기초 구조 소재로 선정하였다. 빔의 형상 변화에 따른 복원변형에너지를 유한요소해석에 의해 계산해내고, 빔형상 변화가 설계변수가 될 수 있음을 제시하였다. 복원변형에너지를 많이 저장할 수 있는 유연 용골 구조의 설계를 위해, 직교배열표를 이용한 조지전 시뮬레이션 계획을 세우고, 유한요소 프로그램인 ABAQUS를 이용하여 계획에 따른 유한요소해석을 수행하고, 분산활석을 통해 효과적인 에너지 저장형 의족의 유연 용골 구조를 얻어냈다. 유연 용골 구조를 이용한 의족걸음새의 동적 시뮬레이션 모델을 완성하고, 한 보행 사이클 동안의 동적 해석을 수행하였다. 그리하여 의족 시스템 개발을 위한 효과적 설계 과정이 제시되었다.

• 정보처리학회논문지A
• /
• 제18A권4호
• /
• pp.135-142
• /
• 2011

본 연구는 플래시 메모리 기반의 고성능 SSD (Solid State Disk) 구조를 위하여 디스크 참조 특성에 적응적으로 구동하는 효율적인 버퍼 구조와 구동 기법을 설계한다. 기존 SSD는 삭제동작 횟수의 제약은 물론 읽기와 쓰기 동작에 대하여 비대칭적인 성능을 보이는 특징을 갖고 있다. 이러한 삭제동작 횟수와 쓰기 동작의 지연시간을 최소화 하기 위해서는 다중 플래시 메모리 칩들에 대해 쓰기 동작은 병렬적으로 수행하는 정도를 최대화하여 운영하여야 한다. 따라서 플래시 메모리 칩들에 대한 인터리빙 레벨 (interleaving level)을 최대화 하기 위하여, 본 논문에서는 혼합 위치 사상 기법 (hybrid address mapping)과 슈퍼 블록 (super-block) 기반의 SSD 구조에 대하여 성능 증대와 증가된 장치 수명을 제공하기 위한 효율적 버퍼 구조를 제안한다. 제안한 버퍼구조는 응용 수행특성을 기반으로 최적의 임의/순차쓰기를 구분하며, 수행 성능에 중요한 순차쓰기 정도의 크기를 증대시키는 동적 융합 방법, 구동되는 버퍼구조와 사상 테이블의 효율적인 관리 구조를 설계하였으며, 이를 통해 기존의 단순한 버퍼 운영기법에 비하여 35%의 성능향상을 제공한다.

• 전자공학회논문지SC
• /
• 제44권5호
• /
• pp.62-70
• /
• 2007

본 논문에서는 일정 토크영역에서 승압형 PFC 컨버터와 직접토크제어(DTC) 방법을 사용하여 BLDC 모터의 구동 시스템을 DSP(TMS320F2812)로 구현하였다. 기존의 6단계 PWM 전류제어와 달리 미리 정한 샘플시간 마다 간단한 look-up 표로부터 2상 도통 모드에 대한 인버터의 전압 상태 벡터를 설정함으로써 원하는 전류파형을 만들었으며 이로부터 기존의 전류제어기보다 훨씬 빠른 토크 응답특성을 얻을 수 있었다. 또한 BLDC 모터의 비 이상적인 사다리형 역기전력에 의해 발생되는 저주파 토크변동을 저감하기 위하여 위치 loop-up 표를 사용하였다. 아울러 역률을 보정하기 위해 승압형 PFC 컨버터를 구성하였고 이 때 전파 정류된 입력전압과 출력전압, 인덕터의 전류에 의해 평균전류모드 제어 방식으로 80 kHz마다 PWM 듀티(duty)가 조절 되도록 하였다. 이와 같이 복잡한 제어 알고리즘은 초고속 DSP의 출현으로 PFC와 DTC 알고리즘이 동시에 제어가 가능하며, 본 논문에서는 DTC 알고리즘을 구현할 때 DSP의 일반 범용의 출력포트를 사용하여 구현하였고 단지 PFC에서만 1개의 PWM을 사용하여 디지털 제어기를 구현하였다. 실험을 통해 DTC 알고리즘과 PFC 컨버터를 이용한 BLDC 모터 구동 시스템의 타당성과 효용성을 보였고, 실험결과로부터 PFC 컨버터를 사용하지 않았을 때는 역률이 약 0.77이었으나 PFC 컨버터를 사용하였을 때는 부하변동에 관계없이 약 0.9997로 크게 향상됨을 확인하였다.

• 방사성폐기물학회지
• /
• 제6권4호
• /
• pp.265-282
• /
• 2008

중 저준위 방사성폐기물 처분 부지의 부지특성조사 결과를 이용하여 처분장 부지의 지하수 유동체계를 이해하기 위한 수치 모델링을 수행하였다. 부지의 투수성 단열대 및 암반단열의 분포 특성에 근거하여 단열망 모델을 구축하고, 이를 이용하여 생성된 10개의 수리전도도장을 지하수 유동 모델링에 반영한 추계론적 Hybrid-EPM 방법으로 수치 모델을 구성하였다. 10회의 지하수 유동 모델링 결과, 처분 부지의 지하수두 및 지하수 흐름은 지표 근처에서 지형적인 요소에 크게 지배를 받는 것으로 나타나며 처분장 심도에서는 주변에 존재하는 투수성이 높은 단열대에 의해 영향을 받음을 확인할 수 있었다. 특히, 처분 시설 건설 중 사일로 주변 지역에서 수위 강하가 크게 발생하는 것으로 분석되었다. 처분 시설 폐쇄한 후 지하수위는 1년 이내에 급속히 회복되며, 대략 2년이 지난 후 완전히 회복 될 것으로 분석되었다.

• 한국농림기상학회지
• /
• 제9권2호
• /
• pp.75-87
• /
• 2007

광릉 슈퍼사이트 내 원두부 소유역에서 지하수위변동법, 이온수지법, 수문곡선분리법 등 세가지 방법을 적용하여 지하수 함양률을 평가하고, 방법별 결과들을 비교하였다. 이를 위한 자료는 우기에 해당하는 2005년 6월부터 9월까지 취득하였다. 두 가지 다른 지하수위변동법으로는 각각 25.9%, 23.6%의 지하수 함양률이 산출되었고, 염소를 이용한 이온수지법은 평균 13.4%의 함양률이, 그리고 6개의 수문곡선과 염소 이온자료를 이용한 기저유출 분리법은 평균 14.0%의 순기저유출률이 산출되었다. 장기적으로 지하수 저장량의 변화가 없는 정류상태를 가정하는 이온수지법과 수문곡선 분리법에서 산출된 지하수 함양률이 지하수 함양으로 인해 지하수위의 상승과 저장량의 변화를 고려하는 지하수위변동법에서 산출된 지하수 함양률보다 작게 산정되었다. 따라서 수문순환의 동력학적 특성을 이해하는 측면에서는, 지하수위변동법에 의한 지하수 함양률 평가가 다른 방법들보다 우월함을 보인다.

• 정보처리학회논문지A
• /
• 제14A권6호
• /
• pp.347-356
• /
• 2007

프로세서의 파이프라인 길이가 점차 길어지고 한 사이클에 이슈되는 명령어의 수가 증가함에 따라, 분기 예측기의 정확도는 프로세서의 성능에 상당한 영향을 미치게 되었다. 또한, 내장형 프로세서를 설계하는데 있어서는 전력 효율성이 가장 중요한 설계 고려 사항 중 하나가 되었다. 그러므로, 내장형 프로세서의 분기 예측기를 설계할 때에는 성능과 전력 효율성이 함께 고려되어야 한다. 본 논문에서는 gshare 분기 예측기가 적용된 내장형 프로세서에서 선택적인 BTB (Branch Target Buffer) 접근을 가능하게 하는 저전력 분기 예측기를 제안하고자 한다. 제안하는 분기 예측기 내에서 BTB는 직전 명령어가 테이큰 (Taken) 분기로 예측되지 않는 경우에는, PHT (Pattern History Table)의 예측 결과가 테이큰인 경우에만 접근된다. PHT의 예측 결과가 테이큰인 분기 명령어의 경우에만 다음에 인출될 명령어의 주소를 BTB 접근을 통해 얻은 주소로 결정하기 때문이다. 물론, 이와 같은 선택적인 BTB 접근으로 인하여 성능 저하가 발생하는 것을 방지하기 위해 직전 명령어가 테이큰분기로 예측된 경우에는 PHT의 예측 결과에 관계없이 BTB는 항상 접근된다. 선택적인 BTB 접근을 하기 위해, 제안하는 분기 예측기 내의 PHT는 기존 분기 예측기의 PHT와 비교하여 1 사이클 일찍 접근되도록 구현한다. 1 사이클 빠른 접근을 위해 제안하는 PHT는 한 번의 접근을 통해 두 개의 예측 결과를 동시에 얻어오게 구현하고, 이를 통해 PHT의 접근 횟수도 줄임으로써 분기 예측기의 전력 소모를 줄이는 효과 또한 얻게 된다. 제안하는 분기 예측기는 하드웨어 오버헤드나 예측 정확도의 감소 없이 전력 소모를 줄일 수 있다는 장점을 가진다. 실험 결과에 따르면, 제안하는 분기 예측기는 기존의 분기 예측기와 비교하여 $35{\sim}48%$의 전력 소모를 줄이는 결과를 보인다.