• 한국초전도ㆍ저온공학회논문지
• /
• 제16권4호
• /
• pp.44-48
• /
• 2014

A liquid nitrogen-cooled prepolarization ($B_p$) coil made for ultra-low field nuclear magnetic resonance and magnetic resonance imaging (ULF-MR) designed to generate 7 mT/A was fabricated. However, with suspected internal insulation failure, the coil was investigated in order to find out the source of the failure. This paper reports detailed build of the failed $B_p$ coil and a number of analysis methods utilized to figure out the source and the mode of failure. The analysis revealed that pyrolytic graphite sheet linings put on either sides of the coil for better thermal conduction acted as an electrical bridge between inner and outer layers of the coil to short out the coil whenever a moderately high voltage was applied across the coil. A simple model circuit simulation corroborated the analysis and further revealed that the failed insulation acted effectively as a damping resistor of $R_{d,eff}=6{\Omega}$ across the coil. This damping resistance produced a 50 ms-long voltage tail after the coil current was ramped down, making the coil not suitable for use in ULF-MR, which requires complete removal of magnetic field from $B_p$ coil within milliseconds.

• Journal of Electrical Engineering and Technology
• /
• 제2권1호
• /
• pp.89-97
• /
• 2007

This paper presents a new circuit topology of active edge resonant snubbers assisted half-bridge soft switching PWM inverter type DC-DC high power converter for DC bus feeding power plants. The proposed DC-DC power converter is composed of a typical voltage source-fed half-bridge high frequency PWM inverter with a high frequency planar transformer link in addition to input DC busline side power semiconductor switching devices for PWM control scheme and parallel capacitive lossless snubbers. The operating principle of the new DC-DC converter treated here is described by using switching mode equivalent circuits, together with its unique features. All the active power switches in the half-bridge arms and input DC buslines can achieve ZCS turn-on and ZVS turn-off commutation transitions. The total turn-off switching losses of the power switches can be significantly reduced. As a result, a high switching frequency IGBTs can be actually selected in the frequency range of 60 kHz under the principle of soft switching. The performance evaluations of the experimental setup are illustrated practically. The effectiveness of this new converter topology is proved for such low voltage and large current DC-DC power supplies as DC bus feeding from a practical point of view.

• 전기전자학회논문지
• /
• 제23권3호
• /
• pp.1061-1067
• /
• 2019

본 논문에서는 PTWS 방식을 이용한 고집적화된 AMOLED용 3-채널 DC-DC 변환기의 설계한다. 양의 전압 $V_{POS}$는 경부하에서 효율을 제고하기 위해 SPWM 듀얼모드와 PTWS 방식을 적용한 부스트 변환기로 설계한다. 음의 전압 $V_{NEG}$는 전력 손실을 줄이기 위해 PSM 방식을 적용한 0.5x 인버팅 차지펌프를 이용해 설계하고, 추가적인 전압 $V_{AVDD}$는 LDO를 이용하여 설계한다. 제안된 DC-DC 변환기는 $0.18{\mu}m$ BCDMOS 공정을 사용하여 시뮬레이션을 한 결과 부하전류 1mA~70mA에서 전력효율 56.9%~90.2%를 가지고, 양의 전압 $V_{POS}$에서 최대 5mV의 출력 리플을 가졌다.

• 제어로봇시스템학회:학술대회논문집
• /
• 제어로봇시스템학회 2005년도 ICCAS
• /
• pp.2430-2434
• /
• 2005

Automatic FPC punching instrument for the improvement of working condition and cost saving is introduced in this paper. FPC(flexible printed circuit) is used to detect the contact position of K/B and button like a cellular phone. Depending on the quality of the printed ink and position of reference punching point to the FPC, the resistance and current are varied to the malfunctioning values. The size of reference punching point is 2mm and the above. Because the punching operation is done manually, the accuracy of the punching degree is varied with operator's condition. Recently, The punching accuracy has deteriorated severely to the 2mm punching reference hall so that assembly of the K/B has hardly done. To improve this manual punching operation to the FPC, automatic FPC punching system is introduced. Precise mechanical parts like a 5-step stepping motor and ball screw mechanism are designed and tested and low cost PC camera is used for the sake of cost down instead of using high quality vision systems for the FA. 3D Mechanical design tool(Pro/E) is used to manage the exact tolerance circumstances and avoid design failures. Simulation is performed to make the complete vision based punching machine before assembly, and this procedure led to the manufacturing cost saving. As the image processing algorithms, dilation, erosion, and threshold calculation is applied to obtain an exact center position from the FPC print marks. These image processing algorithms made the original images having various noises have clean binary pixels which is easy to calculate the center position of print marks. Moment and Least square method are used to calculate the center position of objects. In this development circumstance, Moment method was superior to the Least square one at the calculation of speed and against noise. Main control panel is programmed by Visual C++ and graphical Active X for the whole management of vision based automatic punching machine. Operating modes like manual, calibration, and automatic mode are added to the main control panel for the compensation of bad FPC print conditions and mechanical tolerance occurring in the case of punch and die reassembly. Test algorithms and programs showed good results to the designed automatic punching system and led to the increase of productivity and huge cost down to law material like FPC by avoiding bad quality.

• 한국산학기술학회논문지
• /
• 제17권6호
• /
• pp.715-720
• /
• 2016

본 논문에서는, 휴대기기를 위한 PWM(Pulse Width Modulation), 전압모드 DC-DC 승압형 컨버터를 제안한다. 제안하는 컨버터는 현재 소형화 되어가고 있는 휴대기기 시장에 적합하도록 1 MHz의 스위칭 주파수를 사용하여 칩 면적을 줄였다. 제안하는 DC-DC 컨버터는 전력단과 제어단으로 이루어지며 전력단은 인덕터, 출력 커패시터, MOS 트랜지스터 등으로 구성되며 제어단은 연산증폭기, 밴드갭 회로, 소프트 스타트 블록, 히스테리시스 비교기와 비겹침 드라이버로 구성된다. 설계된 회로는 히스테리시스 비교기와 논오버랩 드라이버를 사용하여 낮은 전압에서 구동되는 휴대기기의 잡음의 영향을 줄이고 출력전압 리플을 감소시켰다. 제안하는 회로는 1-poly 6-metal CMOS 매그나칩/하이닉스 $0.18{\mu}m$ 공정을 사용하여 레이아웃을 진행하였다. 설계된 컨버터는 입력 전압 3.3 V, 출력전압 5 V, 출력전류 100 mA 출력전압 대비 1%의 출력 전압 리플과 1 MHz의 스위칭 주파수의 특성을 갖는다. 본 논문에서 제안하는 승압형 DC-DC 컨버터는 PDA, 휴대폰, 노트북 등 휴대용 전자기기 시장에 맞는 고효율, 소형화 컨버터로서 유용하게 사용 될 것으로 사료된다.

• 한국정보통신학회논문지
• /
• 제12권7호
• /
• pp.1235-1242
• /
• 2008

본 논문에서는 $0.18{\mu}m$ triple-well CMOS 공정을 사용하여 포톤계수 방식의 $32{\times}32$ 픽셀 어레이를 갖는 CMOS ray 영상센서를 설계하였다. 설계된 영상센서의 카픽셀은 $100{\times}100\;{\mu}m2$ 면적을 가지고 있고 약 400개의 트랜지스터로 구성되어 있으며, 범프 본딩을 통해 ray 검출기와 CSA(Charge Sensitive Amplifier)의 연결을 위한 $50{\times}50{\mu}m2$의 오픈패드를 가지고 있다. 각각의 싱글픽셀 CSA에서 전압 바이어스 회로를 사용한 folded cascode CMOS OP amp 대신 레이아웃 면적을 줄이기 위하여 self biased folded cascode CMOS OP amp를 이용하였으며, 계수 모드 진입 전후에 CLK에서 발생 할 수 있는 short pulse를 제거하는 15bit LFSR 계수기 (Linear Feedback Shift Register Counter) 클럭 발생회로를 제안하였으며, 읽기 모드에서 CMOS X-ray 영상센서의 최대 전류를 줄이기 위하여 열 어드레스 디코더를 이용하여 한 열씩 읽도록 설계하였다.

• 한국정보통신학회논문지
• /
• 제11권12호
• /
• pp.2366-2373
• /
• 2007

본 논문에서는 $0.18{\mu}m$의 EEPROM cell을 사용하여 수동형 UHF RFID 태그 칩에 사용되는 저전력, 저면적의 1Kbits 비동기식 EEPROM IP를 설계하였다. 저면적 회로 설계 기술로는 $0.18{\mu}m$ EEPROM 공정을 이용하여 비동기식 EEPROM IP를 설계하므로 command buffer와 address buffer를 제거하였고 separate I/O 방식을 사용하므로 tri-state 데이터 출력 버퍼(data output buffer)를 제거하였다. 그리고 저전압(low voltage)의 VDD에서 EEPROM cell이 필요로 하는 고전압(high voltage)인 VPP와 VPPL 전압을 안정적으로 공급하기 위해 기존의 PN 접합 다이오드 대신 Schottky 다이오드를 사용한 Dickson 전하펌프를 설계하므로 전하펌프의 펌핑단(pumping stage)의 수를 줄여 전하펌프가 차지하는 면적을 줄였다. 저전력 회로 설계 기술로 Dickson 전하 펌프(charge pump)를 이용하여 VPP generator를 만들고 Dickson 전하펌프의 임의의 노드 전압을 이용하여 프로그램과 지우기 모드에서 각각 필요로 하는 VPPL 전압을 선택하도록 하게 해주는 VPPL 전원 스위칭 회로를 제안하여 쓰기전류(write current)를 줄이므로 저전력 EEPROM IP를 구현하였다. $0.18{\mu}m$ 공정을 이용하여 설계된 비동기식 EEPROM용 테스트 칩은 제작 중에 있으며, 비동기식 1Kbits EEPROM의 레이아웃 면적은 $554.8{\times}306.9{\mu}m2$로 동기식 1Kbits EEPROM에 비해 레이아웃면적을 11% 정도 줄였다.

• 한국산학기술학회논문지
• /
• 제17권6호
• /
• pp.239-245
• /
• 2016

본 논문에서는 스마트기기의 배터리를 전원으로 갖는 12 V 승압형 PWM 변환기를 설계하고 컨버터를 구성하는 각 소자들의 손실을 계산하여 가장 안정적인 동작을 하는 설계 값을 도출하였다. 12 V 승압형 PWM 변환기는 저항, 커패시터 및 인덕터 등의 여러 수동소자를 비롯하여, 다이오드, 전력 스위치용 파워 MOS 트랜지스터와 PWM 신호제어를 위한 IC를 사용하여 구현하였다. 컨버터를 구성하는 주요 소자들의 이론적인 계산 값과 회로설계 해석프로그램인 PSPICE를 사용한 시뮬레이션 결과를 비교하고 각 소자 값들을 변화시키며 결과 파형을 분석한다. 분석한 컨버터를 실제 PCB 보드에 구성하고 디지털 오실로스코프와 DMM 멀티미터를 사용하여 측정하였고, SPICE 시뮬레이션을 통해 얻은 결과 값과 비교하였다. 설계한 컨버터에서 사용한 제어용 IC 칩은 TI(텍사스 인스트루먼트) 사의 LM3481을 사용하여 설계를 구현하였고, 5V 입력, 12V의 출력 값을 가지는 것을 확인하였다. 모의실험과 동일한 조건에서 출력전압, 리플전압 및 부하, 입력전압 변도율 등의 특성에 대한 측정결과는 SPICE 시뮬레이션 결과와 일치하는 것을 확인하였다.

• 조명전기설비학회논문지
• /
• 제20권2호
• /
• pp.16-23
• /
• 2006

본 논문에서는 고역률을 가지고 영전압 스위칭으로 동작되는 새로운 단일 전력단 고주파 공진 인버터 링크형 DC-DC 컨버터 회로에 관하여 기술하고 있다. 제안된 토폴로지는 역률 교정기로써 하프 브리지형 부스트 컨버터와 하프 브리지 고주파 공진 컨버터를 단일 전력단으로 일체화 시켰다. 역률 보상용 부스트 컨버터의 부스트 인덕터 전류를 가변 스위칭 주파수와 일정 듀티비를 가지고 불연속 전류 모드(DCM)로 동작시킴으로써 부가적인 입력 전류제어기 없이 높은 입력 역률을 얻을 수 있다. 또 제안한 토폴로지의 이론해석을 무차원화 파라미터를 도입하여 범용성 있게 하여 회로 설계 전단계에서 필요한 특성값을 도식적으로 표현하다. 첨가해, 제안한 토폴로지의 상용화 가능성과 이론해석의 정당성을 입증하기 위해 스위칭 소자로 Power-MOSFET IRF 740을 제안회로 토폴로지의 스위칭 소자로 채용해 실험 장치를 구성하여 검토를 행하였다. 제안된 컨버터는 향후 통신용 DC/DC 컨버터의 전원장치, 방전등용 진원장치 등의 전원시스템에 유용히 사용될 것으로 사료된다.

• 한국통신학회논문지
• /
• 제31권8A호
• /
• pp.820-829
• /
• 2006

SoC 설계는 복잡도 증가 및 빠른 time-to-market에 만족하기 위해 IP에 기반한 설계방식을 채택하고 있다. Mobile 기기의 고성능에 대한 시장의 요구로 인해 embedded용 SoC는 멀티미디어, DMB 및 이미지처리 등 복잡도와 데이터 처리량이 높은 프로그램을 실시간으로 동작시키기 위해 다중 프로세서를 사용한 설계가 요구된다. 시스템 버스와 프로토콜이 상이한 프로세서를 단일 SoC내에서 사용하기 위해선 프로세서 프로토콜을 시스템 버스 프로토콜에 맞도록 변화하여 주는 인터페이스 회로의 설계가 요구된다. 고속으로 동작하는 프로세서의 인터페이스 회로는 데이터 쓰기와 읽기 시의 전송 지연을 최소화하여 시스템 전체의 성능을 향상시켜야 한다. 버퍼를 사용한 인터페이스 회로의 구조는 버퍼에 데이터를 일시 저장하는 동작으로 인하여 데이터 전송 latency가 증가하게 되므로 본 논문에서는 버퍼를 사용하지 않고 버스와 마스터 모듈 프로토콜이 가진 공통된 동작 시퀀스를 이용하여 단일 FSM 구조를 가진 인터페이스 회로를 자동생성하는 방법을 제안한다. 제안된 방법으로 자동생성된 인터페이스 회로는 버퍼를 사용한 인터페이스 회로에 비해 면적은 평균 48.5%의 감소를 보였으며, 데이터 전송 latency는 단일 데이터 전송 시 평균 59.1%의 감소를 보였고 버스트 모드 데이터 전송 시 13.3%의 감소를 보였다. 본 논문에서 제안한 시스템을 사용하여 데이터 전송 latency를 최소화하는 고성능의 인터페이스 회로를 자동으로 생성할 수 있다.