• 마이크로전자및패키징학회지
• /
• 제22권1호
• /
• pp.21-25
• /
• 2015

유연 기판에 증착된 구리 박막과 구리 배선의 기계적 피로 현상에 대해 조사하고, 몰리브덴-티타늄 합금 접착 층을 이용해 피로 신뢰성을 향상시키는 연구를 진행하였다. 구리 배선의 경우 구리 박막에 비해 인장 굽힘 피로수명이 약 3배, 압축 굽힘 피로수명은 약 6배 가량 감소하는 것으로 측정되었으며, 기계적 균열 생성에 의한 파괴가 더욱 치명적으로 작용할 수 있다. 몰리브덴-티타늄 접착층이 있을 경우, 구리 배선의 피로수명이 인장과 압축 굽힘 조건 모두 향상되는 결과를 나타냈으며, 이는 접착층에 의한 계면 접착력 상승 효과와 더불어 구리층의 미끄럼 현상을 억제했기 때문으로 추측된다.

• 전자공학회논문지D
• /
• 제36D권12호
• /
• pp.37-42
• /
• 1999

본 논문에서는 차세대 집적회로의 핵심공정으로 부각되고 있는 CMP를 이용한 Cu Damascene 공정을 연구하였다. E-beam lithography, $SiO_2$ CVD 및 RIE, Ti/Cu CVD등의 제반 단위 공정을 연구하였으며, 연구된 단위공정으로 2창의 Cu금속 배선을 제작하였다. CMP 단위공정 연구결과, hend 압력 4 PSI, table 및 head 속도 25rpm, 진동폭 10mm, 슬러리 공급량 40ml/min에서 연마율 4,635 ${\AA}$/min, Cu:$SiO_2$의 선택율 150:1, 평탄도 4.0%를 얻었다. E-beam 및 $SiO_2$ vialine 공정연구결과, 100 ${\mu}C/cm^2$ 도즈와 6분 30초의 현상 및 1분 10초의 에칭시간으로 약 0.18 ${\mu}m\;SiO_2$ via-line을 형성하였다. 연구된 단위공정으로 sub-0.2 ${\mu}$의 Cu 금속라인을 제작하였으며, Cu void 및 Cu의 peeling으로 인한 다층공정시의 문제점과 재현성 향상 방법에 대해 논의하였다.

• 마이크로전자및패키징학회지
• /
• 제21권4호
• /
• pp.111-115
• /
• 2014

다마신 구리 배선에서의 동적인 전기장에 따른 절연체 파괴거동을 연구하였다. DC, 단극성, 및 이극성 펄스 조건 중에서 절연체의 수명은 이극성 펄스 조건에서 가장 길었다. DC 및 단극성 펄스 조건에서는 절연체에 가해지는 전기장의 방향이 바뀌지 않지만 이극성 펄스 조건에서는 전기장의 방향이 반복적으로 180도 바뀌기 때문에, 이극성 펄스 조건에서는 절연체의 구리오염이 억제되고, 이로 인해서 절연체 수명이 이극성 펄스 조건에서 가장 긴 것으로 판단된다. 단극성 펄스 조건에서 펄스 주파수가 커질수록 DC 조건보다 절연체의 수명이 증가하였다. 이는 절연체 수명에 구리오염 뿐만 아니라 내재적인 절연파괴현상이 상당한 영향을 미치며, 절연체 분자결합파괴가 일어날 확률은 펄스 폭이 좁아질수록 감소한다고 판단된다.

• 한국결정학회지
• /
• 제12권4호
• /
• pp.233-238
• /
• 2001

1㎛ 이하로 집속된 방사광원으로부터의 x-선을 이용하여 새로운 분석법인 x-선 미세회절(x-ray microdiffraction)을 사용하면 다결정시료 내 grain들의 방위나 strain의 국지적 분포를 정밀하게 측정할 수 있다. 포항가속기연구소 방사광원의 x-ray microbeam 실험 장치를 사용하여 찍은 Laue 사진을 측별히 쓰여진 분석 software를 이용하여 분석함으로써 고집적회로에 쓰이는것과 같은 방법으로 제작된 Si wafer 상의 다른 선폭의 구리 도선들이 가지는 texture 를 밝혀내었다. 실험시 x-ray빔의 크기는 2×3㎛²정도이었으며, 분석 결과에의하면 선폭 1㎛도선에서는 grain들이 방위가 특정한 방향성이 없는 반면, 선폭 20㎛도선의 중앙부분에서는 〈111〉fiber texture 가 관측되었다. Grain들의 크기는 선폭 1㎛의도선에서 2∼5㎛, 선폭 20㎛의도선에서는 6∼8㎛로 측정되었다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2012년도 제42회 동계 정기 학술대회 초록집
• /
• pp.370-370
• /
• 2012

Feature size of Cu interconnects keep shrinking into several tens of nanometer level. For this reason, the Cu interconnects face challenging issues such as increase of electro-migration, line-width dependent electrical resistivity increase, and gap-filling difficulty in high aspect ratio structures. As the thickness of the Cu film decreases below 30 nm, the electrical resistivity is not any more constant, but rather exponential. Research on alloying with other elements have been started to inhibit such escalation in the electrical resistivity. A faint trace of Al added in Cu film by sputtering was reported to contribute to suppression of the increase of the electrical resistivity. From an industrial point of view, we introduced cyclic metal organic chemical vapor deposition (MOCVD) in order to control Al concentration in the Cu film more easily by controlling the delivery time ratio of Cu and Al precursors. The amount of alloying element could be lowered at level of below 1 at%. Process of the alloy formation was applied into gap-filling to evaluate the performance of the gap-filling. Voidless gap-filling even into high aspect ratio trenches was achieved. In-depth analysis will be discussed in detail.

• ETRI Journal
• /
• 제45권5호
• /
• pp.910-921
• /
• 2023

In this study, we designed a 6T-SRAM cell using 16-nm CMOS process and analyzed the performance in terms of read-speed latency. The temperaturedependent Cu and multilayered graphene nanoribbon (MLGNR)-based nanointerconnect materials is used throughout the circuit (primarily bit/bit-bars [red lines] and word lines [write lines]). Here, the read speed analysis is performed with four different chip operating temperatures (150K, 250K, 350K, and 450K) using both Cu and graphene nanoribbon (GNR) nano-interconnects with different interconnect lengths (from 10 ㎛ to 100 ㎛), for reading-0 and reading-1 operations. To execute the reading operation, the CMOS technology, that is, the16-nm PTM-HPC model, and the16-nm interconnect technology, that is, ITRS-13, are used in this application. The complete design is simulated using TSPICE simulation tools (by Mentor Graphics). The read speed latency increases rapidly as interconnect length increases for both Cu and GNR interconnects. However, the Cu interconnect has three to six times more latency than the GNR. In addition, we observe that the reading speed latency for the GNR interconnect is ~10.29 ns for wide temperature variations (150K to 450K), whereas the reading speed latency for the Cu interconnect varies between ~32 ns and 65 ns for the same temperature ranges. The above analysis is useful for the design of next generation, high-speed memories using different nano-interconnect materials.

• 한국마이크로전자및패키징학회:학술대회논문집
• /
• 한국마이크로전자및패키징학회 2003년도 기술심포지움 논문집
• /
• pp.33-36
• /
• 2003

• 전자공학회논문지D
• /
• 제35D권9호
• /
• pp.20-25
• /
• 1998

대면적 평탄화 및 미세패턴형성기술로 각광받고 있는 CMP(chemical mechanical polishing) 공정을 이용하여 SiO₂ trench 패턴의 피치크기와 밀도에 따른 Cu의 평탄화 과정과 평탄화 이후의 표면 profile을 AFM(atomic forced microscopy)으로 측정하고 분석하였다. 실험결과, 평탄화 초기 연마율은 패턴밀도가 높고 피치크기가 작을수록 연마율이 증가하였으며, 초기 평탄화 이후 연마율이 급속히 감소함을 알 수 있었다. 말기 평탄화 이후, 전체 패턴의 평균 rms roughness는 120Å이었다. 그러나, 패턴피치 크기가 2㎛ 이하이고, 50% 패턴밀도를 갖는 패턴의 경우에는 Cu의 일부분이 120∼330Å 정도의 깊이로 떨어져 나가는 현상과 SiO₂와 Cu의 경계면에 oxide erosion 현상이 나타났으며, 패턴 피치 크기가 10㎛ 및 15㎛에서는 Cu와 SiO₂경계면 부분에 Cu가 260∼340Å 정도로 trench 되어 있는 것을 볼 수 있었다. 또한, SiO₂와 Cu의 패턴내부 및 접합면에서 생기는 수백 Å이하의 peeling 및 deeping 현상의 원인과 해결방안에 대해 논의하였다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2011년도 제40회 동계학술대회 초록집
• /
• pp.53-53
• /
• 2011

As the dimension of Cu interconnects has continued to reduce, its resistivity is expected to increase at the nanoscale due to increased surface and grain boundary scattering of electrons. To suppress increase of the resistivity in nanoscale interconnects, alloying Cu with other metal elements such as Al, Mn, and Ag is being considered to increase the mean free path of the drifting electrons. The formation of Al alloy with a slight amount of Cu broadly studied in the past. The study of Cu alloy including a very small Al fraction, by contrast, recently began. The formation of Cu-Al alloy is limited in wet chemical bath and was mainly conducted for fundamental studies by sputtering or evaporation system. However, these deposition methods have a limitation in production environment due to poor step coverage in nanoscale Cu metallization. In this work, gap-filling of Cu-Al alloy was conducted by cyclic MOCVD (metal organic chemical vapor deposition), followed by thermal annealing for alloying, which prevented an unwanted chemical reaction between Cu and Al precursors. To achieve filling the Cu-Al alloy into sub-100nm trench without overhang and void formation, furthermore, hydrogen plasma pretreatment of the trench pattern with Ru barrier layer was conducted in order to suppress of Cu nucleation and growth near the entrance area of the nano-scale trench by minimizing adsorption of metal precursors. As a result, superconformal gap-fill of Cu-Al alloy could be achieved successfully in the high aspect ration nanoscale trenches. Examined morphology, microstructure, chemical composition, and electrical properties of superfilled Cu-Al alloy will be discussed in detail.

• 마이크로전자및패키징학회지
• /
• 제12권1호
• /
• pp.53-58
• /
• 2005

구리 배선에서의 신뢰성 평가를 위해 직류전류와 교류전류를 각각 인가하였을 때의 파손 발생을 분석해 보았다. 직류 전류에서는 electromigration 현상이 발생하는데, 높은 전류 밀도와 온도에서 더욱 빠르게 파손이 진행되었으며, 실험을 통해 구한 활성화 에너지와 전류밀도 의존지수는 각각 0.96eV와 4의 값을 갖는 것으로 나타났다. 교류 전류에서는 열 피로 현상이 발생하였는데, 높은 주파수와 ${\Delta}$T가 클수록 파손이 심하게 진행되었다. 집합 조직에 따른 failure morphology분석 결과, (100)grains에서는 결함이 넓게 성장하여 facetted grains가 되지만 (111)에서는 배선의 두께 방향으로 성장하여 빠르게 단선을 유발하는 것으로 나타났다.