• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2012년도 춘계학술대회
• /
• pp.91-94
• /
• 2012

본 논문에서는 국내 표준(KS)으로 제정된 블록암호 알고리듬 ARIA의 효율적인 하드웨어 구현을 제안한다. 제안된 ARIA 암 복호 프로세서는 표준에 제시된 세 가지 마스터 키 길이 128/192/256-비트를 모두 지원하도록 설계되었으며, 회로의 크기를 줄이기 위해 키 확장 초기화 과정과 암 복호 과정에 사용되는 라운드 함수가 공유되도록 설계를 최적화 하였으며, 이를 통해 게이트 수를 약 20% 감소시켰다. 설계된 ARIA 암 복호 프로세서를 FPGA로 구현하여 하드웨어 동작을 검증하였으며, 0.13-${\mu}m$ CMOS 셀 라이브러리로 합성한 결과 33,218 게이트로 구현되어 640 Mbps@100 MHz의 성능을 갖는 것으로 평가되었다.

• Journal of Information Technology Applications and Management
• /
• 제26권6호
• /
• pp.47-63
• /
• 2019

The volatility of major crypto currencies was examined and they are diagnosed whether they have a systematic risk or not, by estimating market beta representing systematic risk using GARCH( Generalized Auto Regressive Conditional Heteroskedastieity) model. First, the empirical results showed that their prices are very volatile over time because of the existence of ARCH and GARCH effects. Second, in terms of efficiency, asymmetric GJR model was estimated to be the most appropriate model because the standard error of a market beta was less than that of the OLS model and GARCH model. Third, the estimated market beta of Bitcoin using GJR model was less than 1 at 0.8791, showing that there is no systematic risk. However, unlike OLS model, the market beta of Ethereum and Ripple was estimated at 1.0581 and 1.1222, showing that there is systematic risk. This result shows that bitcoin is less dangerous than Ripple and Ethereum, and ripple is the most dangerous of all three crypto currencies. Finally, the major cryptocurrency found that the negative impact caused greater variability than the positive impact, causing bad news to fluctuate more than good news, and therefore good news and bad news had a different effect on the variability.

• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2012년도 추계학술대회
• /
• pp.237-240
• /
• 2012

본 논문에서는 국내 표준(KS)으로 제정된 블록암호 알고리듬 ARIA의 하드웨어 구현을 제안한다. 제안된 ARIA 암 복호 코어는 표준에 제시된 세 가지 마스터 키 길이 128/192/256-비트를 모두 지원하도록 설계되었으며, ECB, CBC, CTR, OFB와 같은 4개의 암호 운영모드를 지원한다. 회로의 크기를 줄이기 위해 키 확장 초기화 과정과 암 복호 과정에 사용되는 라운드 함수가 공유되도록 설계를 최적화 하였다. 설계된 ARIA 암 복호 코어를 FPGA로 구현하여 하드웨어 동작을 검증하였으며, 1.07 Gbps@167 MHz의 성능을 갖는 것으로 평가되었다.

• 한국정보통신학회논문지
• /
• 제10권2호
• /
• pp.338-343
• /
• 2006

본 논문은 저비용 고성능으로 패킷암호 처리를 할 수 있는 VPN 시스템의 구조와 그 설계에 대해서 소개한다. 제안하는 시스템 구조는 보안장비용 다기능 네트워크 프로세서와 전용 암호패킷 처리 칩의 2개의 컴페니언 칩들로 구성되어 있으며, 즉각적인 활용을 위해 필요한 운영체제의 구축 및 디바이스 드라이버, 컴파일러와 이를 기반으로 한 IPSec VPN의 핵심 엔진에 대해 구축한 방안이 언급된다. 특히, 계산력을 많이 필요로 하는 블록 암호 알고리즘인 3DES, AES, SEED는 별도의 칩으로 구현되어 범용성이 뛰어난 것이 특징이며, 이 칩의 성능 평가 결과를 소개한다.

• 정보처리학회논문지C
• /
• 제19C권4호
• /
• pp.225-230
• /
• 2012

공개키 암호 시스템을 구현하기 위해서는 공개키 정보를 반드시 검증해야 된다. 이와 같은 단점을 극복하기 위하여 사용자 신원정보를 이용하여 공개키를 생성하는 기술들이 소개 되었다. 그러나 신원정보 기반 기술은 비밀키를 생성하는 별도의 생성자를 필요로 하기 때문에 이와 같은 생성자가 주요 공격 대상이 될 수 있다. 이러한 문제를 해결하기 위하여 문턱 암호기술을 접목시키는 기술들이 제안되었다. 본 논문에서는 Cocks가 제안한 신원정보 기반 암호 기술을 확장하여 별도의 생성자를 요구하지 않는 사용자 신원 정보기반의 문턱 암호 기술을 제안하고 제안된 기술이 chosen identity 공격에 안전함을 증명한다.

• International Journal of Computer Science & Network Security
• /
• 제24권3호
• /
• pp.93-100
• /
• 2024

In this paper, we propose a novel robust blind crypto-watermarking method for medical images security based on hiding of DICOM patient information (patient name, age...) in the medical imaging. The DICOM patient information is encrypted using the AES standard algorithm before its insertion in the medical image. The cover image is divided in blocks of 8x8, in each we insert 1-bit of the encrypted watermark in the hybrid transform domain by applying respectively the 2D-LWT (Lifting wavelet transforms), the 2D-DCT (discrete cosine transforms), and the SVD (singular value decomposition). The scheme is tested by applying various attacks such as noise, filtering and compression. Experimental results show that no visible difference between the watermarked images and the original images and the test against attack shows the good robustness of the proposed algorithm.

• 한국정보통신학회논문지
• /
• 제20권6호
• /
• pp.1163-1170
• /
• 2016

본 논문은 ISO/IEC 29192-2 경량 암호 표준으로 지정된 초경량 블록암호 알고리듬 PRESENT의 하드웨어 구현에 대해 기술한다. PRESENT 암호 프로세서는 80, 128비트의 마스터키 길이와 ECB, CBC, OFB, CTR의 4가지 운영모드를 지원하도록 설계되었다. 마스터키 레지스터를 갖는 on-the-fly 키 스케줄러가 포함되어 있으며, 저장된 마스터키를 사용하여 평문/암호문 블록의 연속적인 암호/복호화 처리가 가능하다. 경량화 구현을 위해 80, 128 비트의 키 스케줄링 회로가 공유되도록 최적화하였다. 라운드 블록을 64 비트의 데이터 패스로 설계하여 암호/복호화의 라운드 변환이 한 클록 사이클에 처리되도록 하였다. PRESENT 암호 프로세서를 Virtex5 FPGA로 구현하여 정상 동작함을 확인하였다. $0.18{\mu}m$ 공정의 CMOS 셀 라이브러리로 합성을 한 결과, 8,100 gate equivalents(GE)로 구현되었으며, 최대 454 MHz의 클록 주파수로 동작하여 908 Mbps의 처리율을 갖는 것으로 평가되었다.

• 한국콘텐츠학회논문지
• /
• 제4권1호
• /
• pp.55-66
• /
• 2004

개인용 컴퓨터 보급이 일반화되면서 기업체 또는 공공기관 등의 전산 정보체계도 중앙 Host 중심에서 PC중심의 전산체계로 정착되어가고 있는 추세이다. 그러나 이러한 정보처리 시스템의 중심이 되는 PC는 누구나 쉽게 조작할 수 있다는 용이성에 의해 외부인의 무단 자료 유출 가능성은 항상 내재하고 있으며 자료 보관을 목적으로 하는 보조기억매체에 의한 자료 유출 가능성은 더욱 가중되고 있다. 따라서 본 논문에서는 주요 데이터의 손실 또는 외부 유출을 최소화하는 방안을 제시하고자 한다. 본 논문에서는 데이터 파일의 최종 보호수단은 데이터 자체를 암호화하여 보관하는 것이라는 점에 착안하여 PC와 보조기억매체에 수록되는 데이터의 보호를 위한 암호시스템을 구현하였다. 암호화/복호화 기법은 단일기법만으로 구현하는 것보다는 충분한 보안수준을 유지하기 위해서 Diffie-Hellman키 교환 프로토콜과 스트림 암호중 대표적인 PC4(Rivest Cipher version 4)와 해쉬 함수의 대표적인 MD5(Message Digest version 5)를 복합적으로 적용하였다. 이상과 같이 구현된 암호시스템에 대한 평가분석으로써 암호복합도 측정, 처리속도 및 패턴매칭 분석을 해본 결과 안전성, 효율성, 유용성 면에서 만족할 만한 결과를 얻었다. 본 암호시스템은 Microsoft사의 Visual C++로 구현된 소프트웨어시스템으로 Winndows상의 모든 PC에서 사용 가능한 범용성이 있는 시스템이므로, 최소한의 비용으로 모든 PC에 대한 보안대책을 구현할 수 있다고 생각된다.

• 디지털융복합연구
• /
• 제11권12호
• /
• pp.303-309
• /
• 2013

본 논문에서는 미군 전술통신 운용환경과 정책, 전술링크에서 보안정책 및 전달성능을 분석하였다. 운용환경에서는 운용통신 메시지와 반자동 전투력을 지원하는 프레임워크, 링크계층의 SINCGARS 사양을 살펴보았고, 전술 보안정책에서 COMSEC 정책과 응용계층 보안을 분석하였다. 또한 전술 통신환경에서 전송 성능 및 보안 동기 검출 측면에서 분석하였다. 전술링크와 COMSEC 보안정책은 AFKDMS, AKMS, RBECS, KIV-7/HSB 암호디바이스와 같은 측면에서 분석하였다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2002년도 ITC-CSCC -1
• /
• pp.317-320
• /
• 2002

In this paper, we will present the design and implementation of the KASUMI crypto algorithm and confidentiality algorithm (f8) to an hardware chip for 3GPP system. The f8 algorithm is based on the KASUMI which is a block cipher that produces a 64-bit output from a 64-bit input under the control of a 128-bit key. Various architectures (low hardware complexity version and high performance version) of the KASUMI are made with a Xilinx FPGA and the characteristics such as hardware complexity and thor performance are analyzed.