• 인터넷정보학회논문지
• /
• 제9권2호
• /
• pp.43-50
• /
• 2008

IEEE 802.11b 무선 네트워크에서 스테이션들이 저 전력 모드로 동작할 때, 스테이션들은 액세스 포인트 (AP)가 주기적으로 전송하는 비콘 (beacon)을 수신하여 동기를 맞춘다. 예정된 TBTT (target beacon transmission time)에 무선채널이 사용 중인 경우 비콘 전송이 지연되고 스테이션들은 지연된 비콘을 수신할 때까지 깨어있어야 한다. 이 논문에서는 다음 TBTT까지 데이터를 성공적으로 전송하기에 시간이 적은 경우 스테이션들이 전송을 지연하는 방법을 제안한다. 이 방법으로 매 TBTT 마다 지연이 없는 비콘 전송이 보장되므로 저 전력 스테이션들이 비콘을 수신하기 위해 깨어있는 시간이 줄어든다. 제안된 방법에 대해 모의실험이 수행되었고 결과 분석을 통해 제안된 방법의 특성을 설명하였다. 비콘 지연시간으로 측정된 결과는 에너지 소모가 개선됨을 보여준다.

• Nuclear Engineering and Technology
• /
• 제56권4호
• /
• pp.1454-1459
• /
• 2024

Researchers have applied theoretical and CFD models for years to analyze the fluidelastic instability (FEI) of tube arrays in steam generators and other heat exchangers. The accuracy of each approach has typically been evaluated using the discrepancy between the experimental critical flow velocity and the predicted value. In the best cases, the predicted critical flow velocity was within an order of magnitude comparable to the measured one. This paper revisits the quasi-steady approach for damping controlled FEI in a normal triangular array with a pitch ratio of P/d = 1.375. The method addresses the fluidelastic frequency at the stability threshold as an input parameter for the approach. The excellent agreement between the estimated stability thresholds and the equivalent experimental results suggests that the fluidelastic frequency must be included in the quasi-steady analysis, which requires minimal computing time and experimental data. In addition, the model allows a simple time delay analysis regarding flow convective and viscous effects.

• 한국음향학회지
• /
• 제26권3호
• /
• pp.102-108
• /
• 2007

고성능 계층구조 음성 부호화기는 매우 낮은 전송율의 1차 계층과 미세 계층구조를 가지는 2차 계층을 요구하고, 이는 각 계층에서 하모닉 부호화기와 MDCT 기반 변환 부호화기를 사용하여 구현할 수 있다. 그러나 이 구조는 하모닉 부호화기와 변환부호화기에서 각각 독립적인 주파수 변환이 필요하고 각 변환에서 발생하는 시간지연이 누적되어 전체 부호화기의 시간지연이 증가하는 문제를 가진다. 본 논문에서는 시간지연이 누적되는 문제를 해결하기 위하여 2차 계층의 MDCT가 1차 계층의 Look-Ahead 영역을 공유하도록 하고 이 때 발생하는 MDCT 동작의 오류를 분석하고 이 성분을 IMDCT출력에서 제거하는 새로운 MDCT동작 구조를 제안한다 제안한 지연 없는 MDCT구조를 위하여 추가로 전송할 정보는 없으며 동등한 부호화 성능을 유지하면서 시간지연을 감소시켜 부호화기 성능을 크게 향상시킨다.

• KNOM Review
• /
• 제22권3호
• /
• pp.1-12
• /
• 2019

최근 빅데이터와 AI를 이용한 연구들이 ICT 분야에서 주요 이슈로 부상하고 있다. 하지만 연구를 위한 빅데이터의 크기가 기하급수적으로 증가하면서 기존 네트워크 방식의 데이터 전송에 대해 사용자들은 빅데이터를 송수신하는데 걸리는 시간은 하드디스크를 복사하여 보내는 시간보다 느리다는 문제를 제기한다. 이에 따라 연구자들은데이터를 고속으로 전송하고, 다양한 네트워크의 구조를 수용할 수 있는 동적이고 유연한 네트워크 기술을 요구한다. SDN/NFV 기술은 네트워크를 프로그래밍하여 사용자들의 요구에 적절한 네트워크를 제공할 수 있는 기술로써, 네트워크의 유연성 및 보안성 문제를 해결할 수 있다. 또한 AI를 수행하는데 있어 문제가 되는 중앙집중적 방식의데이터 처리는 실시간성을 보장할 수 없고, 트래픽이 증가하는 경우 네트워크 지연이 발생한다. 이를 해결하기 위해 중앙집중적 방식을 탈피한 Edge-Computing 기술을 이용하여 해결할 수 있다. 본 논문에서는 SDN, NFV, Edge-Computing 기술에 대한 개념 및 연구 동향에 대해 알아보고, 세 가지 기술을 접목시켜 사용되는 데이터 중심 네트워크 기술 동향에 대해 분석한다.

• 한국항해항만학회:학술대회논문집
• /
• 한국항해항만학회 2006년도 International Symposium on GPS/GNSS Vol.1
• /
• pp.491-494
• /
• 2006

Kalman filtering (KF) is hard to be applied to the SINS (Strap-down Inertial Navigation System)/RDSS (Radio Determination Satellite Service) integrated navigation system directly because the time delay of RDSS positioning in active mode is random. BP (Back-Propagation) Neuron computing as a powerful technology of Artificial Neural Network (ANN), is appropriate to solve nonlinear problems such as the random time delay of RDSS without prior knowledge about the mathematical process involved. The new algorithm betakes a BP neural network (BPNN) and velocity feedback to aid KF in order to overcome the time delay of RDSS positioning. Once the BP neural network was trained and converged, the new approach will work well for SINS/RDSS integrated navigation. Dynamic vehicle experiments were performed to evaluate the performance of the system. The experiment results demonstrate that the horizontal positioning accuracy of the new approach is 40.62 m (1 ${\sigma}$), which is better than velocity-feedback-based KF. The experimental results also show that the horizontal positioning error of the navigation system is almost linear to the positioning interval of RDSS within 5 minutes. The approach and its anti-jamming analysis will be helpful to the applications of SINS/RDSS integrated systems.

• 인터넷정보학회논문지
• /
• 제8권2호
• /
• pp.43-54
• /
• 2007

배터리를 기반으로 동작하는 센서 노드들로 구성된 센서 네트워크(S두낵 Network)는 에너지의 효율적인 사용이 가장 큰 이슈이다. 센서 네트워크의 MAC 프로토콜도 에너지 효율성을 고려하여 설계되고 있으며, 일반적인 접근방법은 listen/sleep 모드를 주기적으로 반복하는 것이다. 그러나, 데이터 전송과정에서 수신 노드의 Sleep으로 인하여 즉시 다음 이웃 노드로 데이터를 전송할 수 없는 데이터 전송지연이 필연적으로 발생한다. 본 논문은 에너지 효율성을 고려하면서 데이터 전송지연을 최소화하는 DT-MAC(Data Transmission Centric MAC)을 제안한다. DT-MAC에서 데이터를 수신한 수신 노드는 데이터 수신과 연관된 sleep 모드 중 잔여 sleep 기간을 데이터 전송이 가능한 pseudo_listen 기간으로 전환한다. pseudo_listen 기간에서는 데이터 전송이 가능하므로 sleep 모드로 인한 데이터 전송지연을 가능한 최소화 할 수 있다. 따라서 DT-MAC은 에너지 효율성을 제공하면서 재난 및 화재 경보와 같은 실시간 센싱 데이터를 요구하는 센서 네트워크의 응용에 적합한 MAC 프로토콜이다.

• 한국정밀공학회지
• /
• 제14권1호
• /
• pp.194-204
• /
• 1997

In this paper, we consider the rational approximation of multiple input delay systems. The method of computing Hankel singular values and vectors is firstly introduced, where explicitly shows the structure of the corresponding Hankel singular vectors. Secondly, rational approximants are obtained from output nor- mal relizations, which are constructed by Hankel singular values and vectors. As a result, it is shown that rational approximants by output normal realization preserve intrinsic properties of time delay systems than Pad'e approximants.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2002년도 ITC-CSCC -3
• /
• pp.1606-1609
• /
• 2002

MAC state models appeared with an effort to overcome technical demerits of CDMA in provisioning packet data service. In the scenario of sojourn and transition on MAC states, the design of state sojourn time is a critical issue for an efficient utilization of limited recource; a longer sojourn time leads to more resource being preserved for inactive stations, while more connection components should be recovered with a shorter sojourn time. Thus, the sojourn time at each MAC state must be optimized in consideration of these two conflicting arguments. In this paper, we first present a generic MAC state model. Secondly, based on the generic model, we reveal a relation of inactive period and the delay time of the last packet served in pre- ceding active period and specify a loss function reflect-ing two antinomic features that result from a change of state sojourn time. Using the proposed loss function, we construct a decision problem to find an optima3 rule for state sojourn times. Finally, we present a way of computing Bayes rule by use of the posterior distribution of inactivity duration for given observation on the delay time of last packet. Furthermore, Bayes rules are explicitly expressed for special arrival processes and investigated with respect to traffic load and loss parameters.

• 한국건축시공학회:학술대회논문집
• /
• 한국건축시공학회 2012년도 춘계 학술논문 발표대회
• /
• pp.341-343
• /
• 2012

This study introduces a method for computation of process and operation gap in the specific construction operation(i.e., RC frame construction applying a block-grouping scheme) using CYCLONE-based simulation modeling and analysis technique. Since uncertainty of construction environment exists, a thoughtful production planning is required to effectively deal with a risk resulting in schedule delay in advance. This study presents the concepts of a time delay occurred in a process level and operation level in a operation model, and a method of measuring gap-times in each level while the simulation progresses. It helps a site manager to decide how many segmentation in a construction block is suitable for eliminating unproductive time-delays under the constrained resources (e.g., laborer, equipment). A case study presents a network model representing a three segmented RC frame work, and result obtained from the simulation experiment.

• 한국전자통신학회논문지
• /
• 제17권4호
• /
• pp.671-678
• /
• 2022

근사 컴퓨팅은 정확한 결과 대신에 허용 가능한 정도의 부정확한 결과를 도출하는 연산 기법이다. 근사 곱셈은 고성능, 저전력 컴퓨팅을 위한 근사 컴퓨팅 방식 중 하나이다. 본 논문에서는 근사 4-2 compressor와 향상된 전가산기를 사용하여 고집적·저전력·고속 근사 곱셈기를 제안하였다. 근사 4-2 compressor를 사용한 근사 곱셈기는 정확, 근사, 상수 수정 영역의 3개 영역으로 구성되어 있으며, 효율적인 부분 곱 감소 방식을 적용하여 각 영역의 크기를 조절하면서 성능을 비교하였다. 제안한 근사 곱셈기는 Verilog HDL로 설계하였고, 25nm CMOS 공정에서 Synopsys Design Compiler(DC)를 이용하여 면적, 전력, 지연시간을 분석하였으며, 기존의 근사 곱셈기에 비해 면적을 10.47%, 전력을 26.11%, 지연시간을 13% 줄였다.