• 정보처리학회논문지C
• /
• 제18C권2호
• /
• pp.119-126
• /
• 2011

일반적으로 센서 네트워크에서는 라우팅 트리를 구축한 후에 시간 동기화 작업을 따로 진행하였다. 그 때문에 패킷교환의 횟수가 늘어나고 전력의 소모를 유발한다. 본 논문에서는 라우팅 트리 구축과정에서 교환하는 정방향과 역방향의 패킷에 LTS(Lightweight Time Synchronization) 알고리즘 연산에 필요한 정보를 추가하여 플러딩 라우팅 트리 구축 알고리즘과 시간 동기화 과정을 결합한 알고리즘을 제안한다. 또한, 일정한 라운드 시간을 사용하여 클럭 휨으로 인한 시간 오류를 보정하였다. 제안하는 알고리즘이 TSRA(Time Synchronization Routing Algorithm) 방식보다 센서 노드들 간의 시간을 더욱 정교하게 동기화한다는 것을 NS2 시뮬레이터를 통해서 증명하였다.

• 대한전자공학회논문지SD
• /
• 제41권10호
• /
• pp.63-68
• /
• 2004

칩의 외부 클럭과 내부 클럭 사이의 스큐를 줄이기 위하여 고정밀도 동기 미러 지연 소자를 제안한다. 제안하는 동기 미러 지연 소자는 두 단계에 걸쳐서 클럭 스큐를 감소시킨다. 먼저 기존의 동기 미러 지연 소자에 의하여 동기화가 이루어진다. 그 다음, 연속 근사 레지스터에 의하여 조절되는 delay-locked loop에 의하여 세밀하게 동기화가 이루어진다. 동기화가 이루어지는데 필요한 전체 시간은 10 사이클이다. 모의 실험 결과, 제안하는 동기 미러 지연 소자는 182MHz에서 50psec의 스큐 특성을 가지며, 0.35㎛ 1-poly 4-metal CMOS 공정 하에서 3.3V의 전원 전압을 사용했을 때, 17.5mW를 소모하는 것을 알 수 있다.

• 한국컴퓨터정보학회논문지
• /
• 제12권4호
• /
• pp.1-10
• /
• 2007

본 논문은 열차 내에서 승객의 편의를 제공하고 긴급 상황에 대한 대피 안내 방송 및 자막 서비스와 광고 등의 효과를 극대화하기 위한 네트워크 기반의 승객 안내 시스템 개발에 대하여 기술한다. 기존 시스템은 영상 및 자막 그리고 음성 안내 등의 정보를 방송하기 위해 VGA 신호 분배기를 이용하고 있다. UDP와 TCP/IP 프로토콜을 적용하여 기존 시스템을 개선하고, 이 경우 발생하는 데이터 손실 및 차량 간의 동기화 문제를 해결하기 위하여 레퍼런스 클럭을 이용한다. 열차의 운행 스케줄에 따른 자동 안내 방송과 광고 효과의 향상을 위하여 다양한 3D 효과로 자막을 재생 하도록 XML 기반의 자막 편집기를 개발하였고, 시뮬레이션을 통해 성능을 평가 한다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2000년도 하계종합학술대회 논문집(2)
• /
• pp.221-225
• /
• 2000

We designed asynchronous event logic library with 0.25$\mu\textrm{m}$ CMOS technology and interface chip for heterogeneous system with high-speed asynchronous FIFO operating at 1.6㎓. Optimized asynchronous standard cell layouts and Verilog models are designed for top-down design methodology. A method for mitigating a design bottleneck when it comes to tolerate clock skew is described. This communication scheme using clock control circuits, which is used for the free of synchronization failures, is analyzed and implemented. With clock control circuit and FIFO, high-speed communication between synchronous modules operating at different clock frequencies or with asynchronous modules is performed. The core size of implemented high-speed 32bit-interface chip for heterogeneous system is about 1.1mm ${\times}$ 1.1mm.

• 한국정보과학회:학술대회논문집
• /
• 한국정보과학회 2003년도 가을 학술발표논문집 Vol.30 No.2 (3)
• /
• pp.220-222
• /
• 2003

최근 무선 임베디드 시스템의 사용이 증가하면서 기존의 분산 환경에 무선 임베디드 시스템이 포함되기 시작하였고, 이를 고려한 분산 어플리케이션들이 개발되고 있다. Global clock과 동기화할 수 있는 GPS가 모든 무선 임베디드 시스템에 장착되지 않은 상황에서 분산된 임베디드 시스템간 혹은 고성능 컴퓨터와의 내부 동기화를 수행할 동기화 기법이 필요하다. 현재 무선환경에서의 동기화에 대한 연구들이 이루어지고 있지만 제한된 리소스의 임베디드 시스템에 그대로 적용하기 어렵다. 이에 본 논문에서는 무선 임베디드 시스템만이 가지는 제한사항을 고려하여 메시지 지연값의 변화량을 측정하여 적용할 수 있는 시간 동기화 기법을 제시하고 실험을 통해 그 성능을 평가한다.

• 전자공학회논문지A
• /
• 제30A권2호
• /
• pp.1-9
• /
• 1993

For frame synchronization in synchronous multiplexer based on SDH (Synchronous Digital Hierarchy), pointer justification mechanism (opinter adjustment) to compensate small frequency differences between the received uline clock and local clock is sed. But these pointer adjustment will introduce jitter onto tributary signal. This paper presents the bit leaking method to reduce those jitter to a level compatible with existing specification, where the simulation shows that this method reduces pointer adjustment jitter.

• 한국멀티미디어학회:학술대회논문집
• /
• 한국멀티미디어학회 2000년도 추계학술발표논문집
• /
• pp.335-342
• /
• 2000

멀티미디어 정보를 처리하기 위해서 필수적으로 필요한 기술이 멀티미디어 동기화를 구성하는 것이다. 본 논문에서는 두 시스템 사이의 클럭 동기를 맞추어 주기 위하여 가상 클럭(VGC : Virtual Global Clock)을 제안하였다. Loop flack 방법에 의한 제안된 가상 클럭은 통신이 가능한 모든 환경에 적용할 수 있다

• 대한전자공학회논문지
• /
• 제25권8호
• /
• pp.859-866
• /
• 1988

A high speed frame synchronization system has been realized which generates the frame sync clock from 565Mb/s data stream (the DS-5 digital multiplex hierarchy signal). The design of a frame pattern detector using a parallel detection method brings into low speed operation and resolves the problems due to the high speed operation. The frame synchronization algorithm recommended by CCITT is also realized by designing a sync mode controller. Appropriate design procedures are considered for an efficient hardware design and minimized connection lines. The CAD simulation as well as experiment show that the performance of the newly designed frame synchronization system satisfies the relevant requirements.

• 한국통신학회논문지
• /
• 제15권6호
• /
• pp.475-484
• /
• 1990

Direct Sequence 스펙트럼 확산방식에서 전원동기를 이용한 전원선 통신장치의 구성을 제안한 것이다. 전원선은 주파수대역폭이 일반적으로 10KHz~450KHz로 제한되어 있고, 특히 동기회로가 복잡해져서 제작가격이 높아지며 또한 시스템 규모가 커지며 다중통신하기가 어렵다. 동기회로를 이루기 위해서 교류전원에 동기하는 전원동기 Clock 발생회로를 제안하고 어드레스 설정기를 두어서 다중통신을 가능하게 하였다.

• 한국전자파학회논문지
• /
• 제12권4호
• /
• pp.644-650
• /
• 2001

GPS Common-View 방식에 의해 원거리의 기분클럭에 위상동기되는 원격지 동기 시스템을 설계하고 제작하였다. 이원격지 동기 시스템의 측정결과 $10^{-12}$의 주파수 정확도를 유지하였으며 ITU-T 의 권고(G.811)를 만족하는 MTIE 특성을 보여주었다. 현재 전체적으로 자동화 기능을 갖는 초기모델이 구현되었으며 가까운 시일 내에 통신망 동기용으로 사용 될 수 있으리라 기대된다.