• 제목/요약/키워드: Circuit Complexity

검색결과 241건 처리시간 0.043초

멀티레벨 인버터와 다상 유도기를 이용한 견인기용 대전력 VSI의 구조와 특성 (Configurations of High Power VSI Drives for Traction Applications Using Multi Level Inverters and Multi Phase Induction Motors)

  • ;류홍제;김종수;임근희
    • 대한전기학회:학술대회논문집
    • /
    • 대한전기학회 1997년도 추계학술대회 논문집 학회본부
    • /
    • pp.500-504
    • /
    • 1997
  • Current source inverter drives of auto sequentially commutated type are very popular in high power applications, because of simple power circuit configuration with four quadrant operation. But the six-step current output create harmonic problems and the input power factor of such a drive is not always good. In this respect pulse width modulated drives using gate turn off thyristors ( GTO ) are finding application, especially in traction drives. However the switching and snubber loses of a GTO do not permit the inverter switching frequency go beyond a few hundred hertz.This will again introduce low frequency harmonic problems. Multi level inverters of the 3-level and 5-level can be considered as an alternative to overcome the low switching frequency harmonic problem of the 2-level GTO inverters. But with multi level inverters the complexity of the power circuit increases. In this paper a combination of multi level ( 2-level and 3-level ) inverters and multi phase induction motor ( 3-phase and 6-phase) configurations are presented for high power VSI drives for traction applications with reduced inverter switching frequency requirements coupled with reduced voltage rating for the power switch.

  • PDF

이중 포트 메모리를 위한 효과적인 테스트 알고리듬 (An Efficient Test Algorithm for Dual Port Memory)

  • 김지혜;송동섭;배상민;강성호
    • 대한전자공학회논문지SD
    • /
    • 제40권1호
    • /
    • pp.72-79
    • /
    • 2003
  • 회로의 설계기술, 공정기술의 발달로 회로의 복잡도가 증가하고 있으며 대용량 메모리의 수요도 급격하게 증가하고 있다. 이렇듯 메모리의 용량이 커질수록 테스트는 더더욱 어려워지고, 테스트에 소요되는 비용도 점차 증가하여 테스트가 칩 전체에서 차지하는 비중이 커지고 있다. 따라서 짧은 시간에 수율을 향상시킬 수 있는 효율적인 테스트 알고리즘에 대한 연구자 중요하게 여겨지고 있다. 본 논문에서는 단일 포트 메모리의 고장을 검출하는데 가장 보편적으르 사용되는 March C-알고리듬을 바탕으로 하여 이를 보완하고, 추가되는 테스트 길이 없이 단일 포트 메모리뿐만 아니라 이종 포트 메모리에서 발생할 수 있는 모든 종류의 고장이 고려되어 이종 포트 메모리에서도 적용 가능한 효과적인 테스트 알고리듬을 제안한다.

Research on the Waveform Generator Technology for the SAR Payload

  • 원영진;윤영수;김진희
    • 천문학회보
    • /
    • 제37권2호
    • /
    • pp.228.1-228.1
    • /
    • 2012
  • Digital waveform generation technology for SAR payload can be divided into DDS(Direct Digital Synthesizer) method and Memory Mapped(M/M) method. DDS is the single chip which consists of the Sine Table, NCO(Numerically Controlled Oscillator), DAC, and so on. DDS method is a very simple method because the circuit configuration is not complex but has a disadvantage that can not control phase and amplitude easily by using NCO. M/M method has the complexity of the circuit configuration because it requires the memories which stores the waveforms, the control circuits, and DAC. And this method should apply the high interface technology for being compatible with the wide bandwidth of the digital signal and has the difficulty for PCB design because the number of the signal lines should be increased according to the number of the data bits for DAC. Although it has several disadvantages, this method has the capability of pre-distortion function which can compensate the phase and amplitude characteristics of the system and also has an excellent advantage to make any arbitrary waveform, so this method is considered as an important technology with DDS method. This research describes the technological trends of the waveform generator for the SAR payload and analyzes the characteristics of the technology.

  • PDF

SVM를 적용한 매트릭스 컨버터의 설계 및 구현 (Design and Implementation of Matrix Converter Based on Space Vector Modulation)

  • 양천석;윤인식;김경서
    • 전력전자학회논문지
    • /
    • 제10권6호
    • /
    • pp.550-559
    • /
    • 2005
  • 매트릭스 컨버터는 VS떼 비하여 장수명, 입력역률 직접제어 및 에너지 회생 등의 장점을 갖고 있으나, 제어의 복잡성, ride-through 대책 및 낮은 전압이용률 등은 상용화를 위해 해결해야 할 난제이다. 본 논문에서는 SVM를 적용한 매트릭스 컨버터의 설계 및 구현방법을 제안한다. 입력 고조파를 저감시키기 위한 입력필터와 입출력의 과전압 방지와 free-wheeling을 위한 클램프 회로의 설계기법을 제시하고, 고속 DSP와 CPLD를 사용하여 공간벡터 제어 및 4 단계 전류(commutation) 제어를 구현하며, 매트릭스 컨버터의 양방향 스위치 구동을 위한 전용의 전원회로를 설계하여, 최적 구조의 전력회로를 제안한다. 그리고 구현된 매트릭스 컨버터를 유도전동기에 적용하여 성공적인 운전 결과를 얻을 수 있었다.

전압위상을 이용한 무접점 전원공급 시스템에 관한 연구 (Contactless Power Transfer System using Voltage Phase)

  • 유주희;김춘삼
    • 전력전자학회논문지
    • /
    • 제16권3호
    • /
    • pp.219-226
    • /
    • 2011
  • 기존의 무접점 전원공급 시스템은 비접촉 변압기의 1, 2차측 간 RFID/ID 통신 방식을 이용하여 무접점으로 전원을 공급하고, 이물질을 감지한다. 이러한 시스템은 ID 신호를 발생시켜주는 회로가 추가 되어야 하고, 2차측에서 발생한 ID 신호의 인식과 제어는 1차측에서 수행하기 때문에 회로의 복잡성이 야기된다. 따라서 본 논문에서는 전압위상을 이용한 무접점 전원공급 시스템을 제안하고, 타당성을 증명하기 위하여 3[W]급 무접점 전원공급 장치를 설계하고, 시뮬레이션 및 실험을 수행하였다.

확장성 신뢰성 갖춘 양자 컴퓨터를 위한 CMOS 기반 제어 및 센싱 회로 기술 (CMOS Interconnect Electronics Architecture for Reliable and Scalable Quantum Computer)

  • 김주성;한정환;남재원;조건희
    • 전기전자학회논문지
    • /
    • 제27권1호
    • /
    • pp.12-18
    • /
    • 2023
  • 각각의 큐빗(qubit)을 개별적으로 상온의 제어 회로에 연결하는 현재의 회로 기술은 양자 컴퓨터의 확장성, 신뢰성을 갖추는 데 있어 한계를 가지고 있으며, 집적도 측면에서 극저온의 CMOS 기술 기반 인터커넥트 회로 기술을 통해 기존 기술 대비 인터커넥트의 복잡도, 시스템 안정도 및 사이즈, 그리고 가격 경쟁력을 획기적으로 개선할 수 있을 것으로 기대되고 있다. 외부의 전기적 자극에 민감하며 양자 상태를 일정 시간 이상 유지할 수 없는 큐빗의 특성으로 인한 문제를 극복하고, 확장성과 신뢰성을 양자 컴퓨터 실현을 위한 CMOS 기술 기반 집적화된 센싱 및 제어 회로 기술에 대해 소개한다.

비동기 회로 합성을 위한 펑션 해저드 제거 알고리듬 (An Algorithm on Function Hazard Elimination for Asynchronous Circuit Synthesis)

  • 유광기;정정화
    • 전자공학회논문지C
    • /
    • 제36C권10호
    • /
    • pp.47-55
    • /
    • 1999
  • 본 논문에서는 비동기 논리 회로 합성을 위해서 신호천이 그래프 상에서 직접 펑션 해저드를 제거하고 신호선의 추가에 따른 면적의 오버헤드를 최소화하는 새로운 알고리듬을 제안한다. 기존의 펑션 해저드 제거방법은 신호선 사이의 전이 관계를 나타내는 신호천이 그래프로부터 상태를 할당하여 얻어지는 상태 그래프를 이용하였다. 이 방법은 해저드의 제거를 위해 동기 시스템에서 사용하는 방법을 그대로 적용할 수 있으나, 상태 그래프의 구성과 조작에 많은 시간이 소요되는 단점이 있다. 이에 따라 신호천이 그래프를 직접 이용하는 방법이 제시되었으나 해저드의 제거에 따른 면적의 오버헤드는 고려되지 않았다. 본 논문에서는 신호천이 그래프로부터 직접 해저드를 제거함으로써 기존의 상태 그래프를 이용하는 방법에 비해 계산량을 줄이고, 추가되는 신호를 구현하기 위한 논리회로의 크기는 최소항과 적항의 개수를 조절하여 최소화하였다. 제안하는 알고리듬을 벤치마크 데이터로 실험한 결과 면적의 오버헤드가 평균 15%이상 감소함을 확인하였다.

  • PDF

회로 시뮬레이션을 위한 단일전자 트랜지스터의 과도전류 모델링 (Transient Modeling of Single-Electron Transistors for Circuit Simulation)

  • 유윤섭;김상훈
    • 대한전자공학회논문지SD
    • /
    • 제40권4호
    • /
    • pp.1-12
    • /
    • 2003
  • 본 논문에서는 과도상태 회로 시뮬레이션에서 각각의 단일전자 트랜지스터 (Single electron transistor: SET)가 독립적으로 다루어질 수 있는 영역을 체계적으로 조사했다. Interconnection 정전용량이 충분히 큰 회로의 과도상태 시뮬레이션에서도 정상상태 경우와 마찬가지로 각각의 SET가 독립적으로 다뤄질 수 있음을 찾았다. 그러나, 각각의 SET들이 서로 독립적으로 다뤄질 수 있는 interconnection의 부하정전용량은 정상상태보다 약 10배 정도 크다. 이런 조건에서 SPICE에 적용 가능한 단일전자 트랜지스터 (Single electron transistor: SET)의 과도상태 compact 모델을 제시한다. 이 모델은 SPICE main routine의 admittance 행렬과 전류 행렬 구성 요소를 효율적으로 만들기 위해 새롭게 개발된 등가회로 접근방식에 기초한다. 과도상태 모델은 전자우물 안의 전자 개수를 정확히 계산하기 위해서 시변 master 방정식 solver를 각각 포함한다. 이 모델을 이용해서 단일전자 회로 및 단일전자 소자/회로와 CMOS 회로가 결합한 SET/CMOS hybrid 회로를 성공적으로 계산했다. SPICE에 적용된 기존의 시뮬레이터의 결과와 비교해서 상당히 일치하며 CPU 계산 시간도 더 짧아짐을 보인다.

셀 간 상호작용을 이용한 XOR 게이트 기반의 양자점 셀룰러 오토마타 T 플립플롭 (XOR Gate Based Quantum-Dot Cellular Automata T Flip-flop Using Cell Interaction)

  • 유찬영;전준철
    • 문화기술의 융합
    • /
    • 제7권1호
    • /
    • pp.558-563
    • /
    • 2021
  • 양자점 셀룰라 오토마타(Quantum-Dot Cellular Automata)는 기존의 CMOS 회로의 물리적 크기 한계를 극복하여 효율적인 회로 설계가 가능할 뿐만 아니라 에너지 효율이 우수한 특징 때문에 많은 연구 단체에서 주목받고 있는 차세대 나노 회로 설계기술이다. 본 논문에서는 QCA를 이용하여 기존 디지털 회로 중 하나인 T 플립플롭 회로를 제안한다. 기존에 제안되었던 T 플립플롭들은 다수결게이트를 기반으로 설계되었기 때문에 회로가 복잡하며 지연시간이 길다. 따라서 다수결게이트를 최소화시키며, 셀 간 상호작용을 이용한 XOR 게이트 기반의 T 플립플롭을 설계함으로써 회로의 복잡도를 줄이고, 지연시간을 최소화한다. 제안하는 회로는 QCADesigner를 사용하여 시뮬레이션을 진행하며, 기존에 제안된 회로들과 성능을 비교 및 분석한다.

NoC 용 고속 데이터 패킷 할당 회로 설계 (Design of a High-Speed Data Packet Allocation Circuit for Network-on-Chip)

  • 김정현;이재성
    • 한국정보통신학회:학술대회논문집
    • /
    • 한국정보통신학회 2022년도 추계학술대회
    • /
    • pp.459-461
    • /
    • 2022
  • Network-on-Chip (NoC) 이 오프칩 네트워크 기반의 기존 병렬처리 시스템과 가장 크게 다른 점은 데이터 패킷 라우팅을 중앙 제어 방식(Centralized control scheme)으로 수행한다는 점이다. 이러한 환경에서 Best-effort 패킷 라우팅 문제는 데이터 패킷이 해당 코어에 도달 및 처리되는 시간을 Cost 로 하는 실시간 최소화 할당 문제(Assignment problem)가 된다. 본 논문에서는 할당 문제의 선형 대수 방정식에 대한 대표적인 연산 복잡도 저감 알고리즘인 헝가리안 알고리즘을 하드웨어 가속기 형태로 구현하였다. TSMC 0.18um 표준 셀라이브러리를 이용하여 논리 합성한 결과 헝가리안 알고리즘의 연산과정을 그대로 구현한 하드웨어 회로보다 Cost 분포에 대한 Case 분석을 통하여 구현한 것이 면적은 약 16%, Propagation delay는 약 52% 감소한 것으로 나타났다.

  • PDF