• 조명전기설비학회논문지
• /
• 제24권4호
• /
• pp.25-32
• /
• 2010

산업 기반시설의 감시와 제어를 담당하는 SCADA 시스템은 다양한 방법과 규약으로 통신 네트워크를 구성한다. 기존의 SCADA 설비와 규약들은 구현성과 활용성 그리고 효율성들이 강조된 반면, 보안과 관련 된 사항은 고려되지 못하였다. 이러한 운용상의 신뢰성과 유연성의 증가로 성능은 향상되었으나 보안성은 상대적으로 취약하다. SCADA 시스템의 보안 취약성은 고장이나 오동작뿐만 아니라 외부 침입과 사이버공격과 같은 잠재적 위험에 노출되어 전체 시스템의 붕괴를 가져올 수 있다. 따라서 보안상 여러 가지 위험 요소들에 대응하기 위하여 암호화 장치와 같은 보안 모듈의 도입이 필요하다. 본 논문에서는 SCADA 네트워크에서 계측 제어 명령을 수행하는 RTU, IED와 같은 설비들의 보안성 향상을 위하여 직렬통신 구간에서 사용할 수 있는 암호화 장치를 개발하고 제안하였다.

• 한국정보통신학회논문지
• /
• 제11권9호
• /
• pp.1702-1708
• /
• 2007

Dragon 스트림 암호 알고리즘은 현재 ECRYPT 프로젝트의 일부인 eSTREAM에 참여하여 소프트웨어 분야(Profile 1)의 Phase 1, 2단계를 통과하여 Phase 3단계에 등록된 상태이다. Dragon은 기존의 스트림 암호와 달리 한 개의 워드(32비트)단위의 NLFSR(non-linear feedback shift register)을 사용하고, 128/256 비트의 key와 IV(Initialization Vector)를 입력받아 64비트의 키 수열을 생성하는 키 수열 발생기(Keystream Generator)이다. 본 논문에서는 Dragon 스트림 암호 알고리즘을 Altera사의 Quartus II툴을 이용하여 Cyclone III FPGA 소자(EP2C35F672I8)에 구현 및 타이밍 시뮬레이션을 하였고, 그 결과 111MHz에서 7.1Gbps의 처리량을 보였다.

• 정보보호학회논문지
• /
• 제26권3호
• /
• pp.661-666
• /
• 2016

사물인터넷은 다양한 기기들이 서로 연결되어 효율적인 에너지 소모와 높은 보안을 유지하기 위해 경량의 메시징 프로토콜인 MQTT와 암호화 프로토콜인 SSL/TLS를 사용한다. SSL/TLS의 cipher suite 협상 단계에서 기기에 고정된 cipher suites로부터 선호도가 가장 높은 cipher suite를 선택한다. 선택된 cipher suite는 해당 통신 중에 필수적으로 제공받아야 하는 무결성, 기밀성을 제공하지만 필요 이상으로 높은 강도의 보안성을 제공할 수 있다. 이러한 한계는 에너지를 필요 이상으로 소비하게 만들 수 있으므로 본 논문에서는 SSL/TLS를 사용한 기기들의 에너지 효율성을 향상시키는 퍼지 기반 cipher suite 결정 기법을 제안한다. 실험을 통해 제안 기법은 기존 기법보다 에너지 효율성이 평균 36.03% 향상되었다.

• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2021년도 추계학술대회
• /
• pp.229-231
• /
• 2021

본 논문에서는 적정한 보안 강도를 가지면서 경량 하드웨어 구현이 가능한 SIMECK 블록암호 알고리듬의 하드웨어 설계를 기술한다. 빠른 암호화와 복호화를 진행할 수 있도록 동작 라운드 수를 줄이는 two-stage 방식을 이용하여 구현하였다. 설계된 SIMECK 암호 코어를 Arty S7-50 FPGA 디바이스에 구현하고, Python을 이용한 GUI와 결합하여 암호화·복호화의 하드웨어 동작을 검증하였다.

• 정보보호학회논문지
• /
• 제14권4호
• /
• pp.123-134
• /
• 2004

본 논문에서는 RC4 스트림 암호 알고리즘을 구현하는 고속 연산 구조를 제안하고, FPGA 구현 결과를 제시하였다. 기존 방식이 긴 초기화 동작이 필요하거나, S-배열 초기화 대기 시간을 제거하기 위해 S-배열을 2개 혹은 3개를 사용하는 구조를 갖는데 비해, 제안한 RC4 스트림 암호 연산 구조는 256-비트 valid-비트 엔트리 방식을 사용하여, S-배열 초기화 동작을 제거하였다. 그리고 RC4 알고리즘을 다양한 응용 분야에 사용될 수 있도록 효율적인 모듈라 연산 하드웨어를 사용하여 40 비트와 128 비트 키를 지원하도록 하였다. 제안한 RC4 스트림 암호 연산 구조를 Xilinx XCV1000E-6H240C FPGA로 구현하였다. 설계된 RC4 프로세서는 40MHz에서 106Mbps의 암호 비트 생성율의 성능을 갖고 있으며 WEP 프로세서와 RC4 키 검색 엔진에 적용 가능하다.

• 디지털융복합연구
• /
• 제13권10호
• /
• pp.343-351
• /
• 2015

현재 M2M 환경은 다양한 서비스가 기관 및 기업이나 일상생활로 확대되면서 관련 기술의 보안 취약성 발생 가능성이 이슈화되고 있다. 본 논문은 이러한 보안 취약성 문제를 해결하기 위해 M2M 환경의 디바이스 키 보호를 위한 암호 알고리즘 응용 기법을 제안한다. 제안 기법은 타원곡선 암호 기반으로 초기 키 교환과 서명 교환을 통해 보안 세션을 생성하였고, 화이트박스 암호는 보안 세션 키를 이용하여 화이트박스 테이블을 생성하는 암호화에 응용하였다. 암호 알고리즘 적용 결과, 타원곡선 암호는 통신 세션에 대한 경량 화된 상호인증, 세션 키 보호를 제공하고, 화이트 박스 암호는 기존 암호 알고리즘과는 다른 방식으로 암호화에 사용되는 세션 키 보호를 보장하였다. 제안하는 프로토콜은 데이터변조 및 노출, 중간자 공격, 데이터 위조 및 변조 공격에 대해 안전한 장점이 있다.

• 한국정보과학회논문지:시스템및이론
• /
• 제34권11호
• /
• pp.581-588
• /
• 2007

디지털 저작권 관리 기법은 계산비용의 경감을 목적으로 컨텐츠 암호화를 위해 대칭 키 암호화 기법을 채택하였으며 데스크탑 환경에서는 강한 보안성과 적절한 암호화 속도를 가지는 AES를 주로 사용하고 있다. 그러나 낮은 성능의 프로세서와 제한된 전력환경에서 동작하는 모바일 기기에서는 더욱 낮은 계산 비용 실현과 에너지 소모 경감을 요구한다. 이에 본 논문에서는 모바일 기기에서 사용 가능한 효율적인 스트림 암호화 기법을 제안한다. 제안 기법은 의사 난수 생성기를 사용하여 원본 키 스트림을 생성한 다음 이에 동적 생성한 순열을 적용하여 확장 키 스트림을 생성한다. 확장 키 스트림을 평문과 논리 합하여 암호문을 생성한다. 순열을 이용하여 키 스트림 생성에 사용되는 의사 난수 생성기의 사용 횟수를 줄였기 때문에 일반 스트림 암호화 기법에 비해 멀티미디어 데이타의 암/복호화 속도가 빠르며 에너지 소모를 줄였다. 특히 제안 기법은 멀티미디어 파일의 임의 접근 시 일반 스트림 암호화 기법에 비해 약 2배의 속도향상을 보인다.

• 한국정보통신학회논문지
• /
• 제16권4호
• /
• pp.778-784
• /
• 2012

대칭형 블록 암호 시스템은 암호화와 복호화 과정에서 동일한 암호키를 사용한다. HIGHT 암호 알고리즘은 2010년 ISO/IEC에서 국제표준으로 승인된 모바일용 64비트 블록 암호기술이다. 본 논문에서는 HIGHT 블록 암호 알고리즘을 Verilog-HDL을 이용하여 설계하였다. ECB, CBC, OFB 및 CTR과 같은 블록 암호용 4개의 암호 운영모드를 지원하고 있다. 고정된 크기의 연속적인 메시지 블록을 암 복호화할 때, 매 34클럭 사이클마다 64비트 메시지 블록을 처리할 수 있다. Xilinx사의 vertex 칩에서 144MHz의 동작 주파수를 가지며, 최대 처리율은 271Mbps이다. 설계된 암호 프로세서는 PDA, 스마트 카드, 인터넷 뱅킹 및 위성 방송 등과 같은 분야의 보안 모듈로 응용이 가능할 것으로 사료된다.

• 한국통신학회논문지
• /
• 제29권8C호
• /
• pp.1210-1217
• /
• 2004

LILI-II 스트림 암호는 NESSIE 후보로 제안된 바 있는 LILI-128의 성능개선 알고리듬이다. 이 알고리듬은 클럭 조절형 스트림 암호방식이며, 구조적으로 동기식 논리회로 구현시 속도가 저하되는 단점이 있다. 본 논문에서는 이 문제를 보완하고자 4-비트 병렬 LFSR을 제안하였으며, 각 레지스터 비트는 4개의 서로 다른 귀환 또는 이동 경로를 갖게 된다. 그리고 ALTERA 사의 Max+plus II 툴과 FPGA 소자(EPF10K20RC240-3)를 선정하여 하드웨어 구현 및 타이밍 시뮬레이션을 실시하였으며. 최신 Lucent ASIC 소자 기술(LV160C, 0.13$\mu\textrm{m}$ CMOS ＆ 1.5v technology)로 설계시 지연시간이 1.8㎱ 이하였고, 500 Mbps 이상의 고속화가 가능함을 확인하였다. 마지막으로 LILI-II 암호를 병렬 구현시 속도가 4, 8, 또는 16 Gbps (m=8. 16 또는 32)로 고속화 가능함을 제시하였다.

• 한국인터넷방송통신학회논문지
• /
• 제12권6호
• /
• pp.83-89
• /
• 2012

본 논문에서는 RFID 시스템에서 개인 정보보호를 위해 보안성이 강화된 인증 프로토콜의 설계를 제안한다. 제안된 방법에서는 AES(Advanced Encryption Standard) 암호 알고리듬을 기반으로 하여 3중 CRA(challenge response authentication) 방식을 사용한다. 또한, 개선된 인증 메카니즘의 실현을 위해 기존의 ISO/IEC 18000-3 표준을 수정한 3종류의 프로토콜 프레임 패킷 형식을 제안한다. 보안성 비교를 통하여 제안한 알고리듬이 보다 보안성이 강인함을 제시하였으며, 제안한 프로토콜의 검증을 위해 RFID Tag을 위한 디지털 Codec을 설계하였다. 설계된 Codec은 Verilog HDL을 사용하였고, Xilinx Virtex XCV400E device를 사용하여 합성을 수행하였다. 시뮬레이션 결과를 통하여 제안한 프로토콜이 안정성 향상과 함께 정확히 동작함을 보였다.