• 한국정보처리학회:학술대회논문집
• /
• 한국정보처리학회 2010년도 추계학술발표대회
• /
• pp.852-854
• /
• 2010

MCM-ERC32 는 우주 환경에서 동작하는 시스템에 사용할 목적으로 유럽에서 개발된 집약 프로세서 모듈이다. MCM (Multi Chip Module)은 크게 ERC32 single chip 과 VASI (Very Advanced Sparc Interface) 및 6MByte 의 SRAM, 32MByte 의 DRAM 으로 구성되어 있다. VASI 의 경우 각종 I/O 처리 및 timer 의 기능을 수행하며 특히 VASI RTC 의 경우 VASI cycle, slot 을 이용하여 다양한 형태의 timer 구현이 가능하다. Timer 의 경우 각종 태스크의 관리와 스케줄링에 사용되는 가장 기본적이며 매우 중요한 요소이다. 위성의 고유 시간 역시 timer 를 활용하여 설계하게 되는데 이 부분이 잘 구현 되어야 정확한 임무 수행 및 위성의 제어가 가능하다. 본 논문에서는 VASI RTC 의 구조와 기능에 대해 설명하고 이를 위성의 고유 시간 운영에 적용하는 방법에 대해 다루도록 하겠다.

• 한국화재소방학회논문지
• /
• 제22권3호
• /
• pp.208-215
• /
• 2008

기존의 목모시멘트보드는 폐목재칩을 이용한 낮은 품질의 시멘트보드였으나, 최근 목재를 섬유형태로 가공하여 제조되는 목모보드는 미관이 수려하고, 흡음 및 단열성이 우수한 내장재로 외국에는 널리 알려진 재료이나, 국내에서는 전량 수입에 의존함에 따라 고가이며 안정적 자재확보의 문제로 인해 다양한 방면의 활용이 이루어지지 못하였다. 그러나, 2005년부터 국내생산이 가능해짐에 따라 경제성 확보 및 자재의 안정적 공급이 가능해짐에 따라 다양한 분야로의 활용이 모색되어지고 있다. 본 연구에서는 목모보드의 활용을 높이기 위하여, 목모보드의 일반특성, 난연성능을 평가하고 건식벽체로 구성하였을 경우 내화성능을 평가함으로써 그 활용성을 모색해보고자 하였다.

• 한국생산제조학회지
• /
• 제23권3호
• /
• pp.237-242
• /
• 2014

Recently much research are has been done into the compositions of lead-free solders. As a result, there has been a rapid increase in the number of new compositions. In the past, the properties of these new compositions were determined and verified through drop-impact tests. However, these drop tests were expensive and it took a long time to obtain a result. The main goal of this study was to establish an analytical method capable of predicting the impact life-time of a new solder composition for board-level flip chips though the application of drop simulations using LS-DYNA. Based on the reaction load obtain with LS-DYNA, the drop-impact fracture cycles were predicted. The study was performed using a Sn-3.0Ag-0.5Cu solder (305 composition). To verify the reliability of the proposed analytical method, the results of the drop-impact tests and life-time analysis were compared, and were found to be in good agreement. Thus, the new analytical method was shown to be very useful and effective.

• 마이크로전자및패키징학회지
• /
• 제10권1호
• /
• pp.45-50
• /
• 2003

시스템 보드에 플립 칩 BGA가 실장된 3차원 유한요소 해석 모델을 구성하여 열사이클시험 과정에서 발생되는 솔더 접합부의 피로수명을 예측하였다. 피로 모델은 Darveaux의 경험식에 기초하여 비선형 점소성 해석을 수행하였다. 해석은 4종류의 열사이클시험 조건과 패드구조, 솔더 볼의 조성과 크기의 변화에 따라 발생하는 크리프 수명을 평가하였다. 해석결과 $-65∼150^{\circ}C$의 열사이클시험 조건에서 가장 짧은 피로수명을 보였으며, $0∼100^{\circ}C$ 조건과 비교하면 약 3.5 배 정도 증가하였다. 동일한 시험조건에서 패드구조 변화에 따른 피로수명 차이는 SMD구조가 NSMD구조에 비해 약 5.7% 증가하였다 결과적으로 솔더 접합부에서 크리프 변형에너지 밀도가 높으면 피로수명은 짧아지는 것을 알 수 있었다

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제8권2호
• /
• pp.128-133
• /
• 2008

Phase-change random access memory (PRAM) chip cell phase of amorphous state is rapidly changed to crystal state above 160 Celsius degree within several seconds during Infrared (IR) reflow. Thus, on-board programming method is considered for PRAM chip programming. We demonstrated the functional 512Mb PRAM with 90nm technology using several novel core circuits, such as metal-2 line based global row decoding scheme, PN-diode cells based BL discharge (BLDIS) scheme, and PMOS switch based column decoding scheme. The reverse-state standby current of each PRAM cell is near 10 pA range. The total leak current of 512Mb PRAM chip in standby mode on discharging state can be more than 5 mA. Thus in the proposed BLDIS control, all bitlines (BLs) are in floating state in standby mode, then in active mode, the activated BLs are discharged to low level in the early timing of the active period by the short pulse BLDIS control timing operation. In the conventional sense amplifier, the simultaneous switching activation timing operation invokes the large coupling noise between the VSAREF node and the inner amplification nodes of the sense amplifiers. The coupling noise at VSAREF degrades the sensing voltage margin of the conventional sense amplifier. The merit of the proposed sense amplifier is almost removing the coupling noise at VSAREF from sharing with other sense amplifiers.

• 한국통신학회논문지
• /
• 제32권11C호
• /
• pp.1102-1110
• /
• 2007

본 논문에서는 기존의 정진폭 다중 부호 이진 직교 (CAMB: Constant-Amplitude Multi-code Biorthogonal) 변조 이론을 적용한 변복조기를 프로그래밍 가능한 게이트 배열 (FPGA: Field-Programmable Gate Array)을 사용하여 설계하고 시스템 온 칩 (SoC: System on Chip)으로 구현하였다. 이 변복조기는 FPGA을 이용하여 타겟팅 한 후 보드실험을 통해 설계에 대한 충분한 검증을 거쳐 주문형 반도체 (ASIC: Application Specific Integrated Circuit) 칩으로 제작되었다. 이러한 12Mbps급 모뎀의 SoC를 위하여 ARM (Advanced RISC Machine)7TDMI를 사용하였으며 64K바이트 정적 램 (SRAM: Static Random Access Memory)을 내장하였다. 16-비트 PCMCIA (Personal Computer Memory Card International Association), USB (Universal Serial Bus) 1.1, 16C550 Compatible UART (Universal Asynchronous Receiver/Transmitter) 등 다양한 통신 인터페이스를 지원할 뿐 아니라 ADC (Analog to Digital Converter)/DAC (Digital to Analog Converter)를 포함하고 있어 실제 현장에서 쉽게 활용될 수 있을 것으로 기대된다.

• 마이크로전자및패키징학회지
• /
• 제13권4호
• /
• pp.1-7
• /
• 2006

WLCSP(wafer level chip size package)는 웨이퍼 레벨에서 패키지 공정이 이루어지는 차세대 패키지 중 하나이다. WLCSP는 웨이퍼 레벨에서 패키지 공정이 이루어진다는 특징으로 인하여 웨이퍼당 생산되는 반도체 칩의 수에 따라 그 패키징 비용을 크게 줄일 수 있다는 장점이 있다. 그러나 응력 버퍼 역할을 하는 기판을 없애는 혁신적인 구조로 인하여 솔더 조인트의 신뢰성이 기존의 BGA 패키지에 비하여 취약하게 되는데, 이러한 솔더 조인트 신뢰성에 대하여 반도체 칩과 솔더볼을 연결하는 폴리머 절연층은 열팽창계수 차이에 의해 발생하는 응력을 흡수하는 중요한 역할을 하게 된다. 본 연구에서는 하이닉스에서 개발한 Omega-CSP를 사용하여 솔더볼 배열 변화와 제 1 절연층의 특성에 따른 솔더 조인트의 열피로 특성을 평가하였다. 그 결과 절연층의 특성 변화가 솔더 조인트의 열피로 특성에 주는 영향은 솔더볼 배열 구조에 따라 변화되는 것을 확인하였다.

• 대한전자공학회논문지SD
• /
• 제46권2호
• /
• pp.24-30
• /
• 2009

본 논문에서는 3GPP(Third Generation Partnership Project) Release 7 eHSPA(High Speed Packet Access for Evolution) UE(User Equipment) FDD(Frequency Division Duplex) 규격을 만족하는 단말 모뎀의 FPGA(Field Programmable Gate Array) 플랫폼 설계 및 이를 기반으로 한 효율적인 검증 방법에 대해 제안한다. 구현된 FPGA 모뎀 플랫폼은 물리 계층 지원을 위한 모뎀 보드, MCU(Micro Controller Unit)와 DSP(Digital Signal Processor) 코어로 구성되어 모뎀 보드를 제어를 위한 제어 보드, 그리고 RF(Radio Frequency) 및 기타 장비 접속을 위한 주변장치(Peripheral) 보드 등으로 구성된다. 그리고 검증 단계는 하드웨어-소프트웨어 연동 상관 정도에 따라 단순 기능 검증, 시나리오 검증 그리고 호 처리 및 시스템 성능 검증 등으로 규정화하여 진행되었고, 실제 구현적인 측면으로 저 전력 SoC(System On a Chip)를 위한 에뮬레이션 검증 기법도 제안한다.

• 마이크로전자및패키징학회지
• /
• 제28권3호
• /
• pp.1-7
• /
• 2021

본 논문에서는 Bare-die Chip 형태의 Drive amplifier를 Ajinomoto Build-up Film (ABF)와 FR-4로 구성된 PCB에 내장함으로써 28 GHz 대역 모듈에서 적용될 수 있는 내장형 능동소자 모듈을 구현하였다. 내장형 모듈에 사용된 유전체 ABF는 유전율 3.2, 유전손실 0.016의 특성을 가지고 있으며, Cavity가 형성되어 Drive amplifier가 내장되는 FR4는 유전율 3.5, 유전손실 0.02의 특성을 가진다. 제안된 내장형 Drive amplifier는 총 2가지 구조로 공정하였으며 측정을 통해 각각의 S-Parameter특성을 확인하였다. 공정을 진행한 2가지 구조는 Bare-die Chip의 패드가 위를 향하는 Face-up 내장 구조와 Bare-die Chip의 패드가 아래를 향하는 Face-down내장 구조이다. 구현한 내장형 모듈은 Taconic 사의 TLY-5A(유전율 2.17, 유전손실 0.0002)를 이용한 테스트 보드에 실장 하여 측정을 진행하였다. Face-down 구조로 내장한 모듈은 Face-up 구조에 비해 Bare-die chip의 RF signal패드에서부터 형성된 패턴까지의 배선 길이가 짧아 이득 성능이 좋을 것이라 예상하였지만, Bare-die chip에 위치한 Ground가 Through via를 통해 접지되는 만큼 Drive amplifier에 Ground가 확보되지 않아 발진이 발생한다는 것을 확인하였다. 반면 Bare-die chip의 G round가 부착되는 PCB의 패턴에 직접적으로 접지되는 Face-up 구조는 25 GHz에서부터 30 GHz까지 약 10 dB 이상의 안정적인 이득 특성을 냈으며 목표주파수 대역인 28 GHz에서의 이득은 12.32 dB이다. Face-up 구조로 내장한 모듈의 출력 특성은 신호 발생기와 신호분석기를 사용하여 측정하였다. 신호 발생기의 입력전력(P_in)을 -10 dBm에서 20 dBm까지 인가하여 측정하였을 때, 구현한 내장형 모듈의 이득압축점(P_1dB)는 20.38 dB으로 특성을 확인할 수 있었다. 측정을 통해 본 논문에서 사용한 Drive amplifier와 같은 Bare-die chip을 PCB에 내장할 때 Ground 접지 방식에 따라 발진이 개선된다는 것을 검증하였으며, 이를 통해 Chip Face-up 구조로 Drive amplifier를 내장한 모듈은 밀리미터파 대역의 통신 모듈에 충분히 적용될 수 있을 것이라고 판단된다.

• 제어로봇시스템학회:학술대회논문집
• /
• 제어로봇시스템학회 2001년도 ICCAS
• /
• pp.82.3-82
• /
• 2001

This work presents a design technique for the implementation of the liquid level control system by based on the use of a single-chip microcontroller. The proposed model system offers the following attractive features : (1) application of the pressure transducer for sensing the height of liquid in tank (2) using the obtained liquid level for defining on-off condition of the water pump (3) the liquid values were controlled by using stepping motors for controlling of 57 points (4) can set up by using manual control or automatic control (5) can monitor and display the process status either on microcontroller-based control board or on the computer via RS232 serial-port. Experimental results have been employed to show the effectiveness ...