• 제목/요약/키워드: Channel thickness

검색결과 555건 처리시간 0.028초

Development of a Photoemission-assisted Plasma-enhanced CVD Process and Its Application to Synthesis of Carbon Thin Films: Diamond, Graphite, Graphene and Diamond-like Carbon

  • Takakuwa, Yuji
    • 한국진공학회:학술대회논문집
    • /
    • 한국진공학회 2012년도 제43회 하계 정기 학술대회 초록집
    • /
    • pp.105-105
    • /
    • 2012
  • We have developed a photoemission-assisted plasma-enhanced chemical vapor deposition (PAPE-CVD) [1,2], in which photoelectrons emitting from the substrate surface irradiated with UV light ($h{\nu}$=7.2 eV) from a Xe excimer lamp are utilized as a trigger for generating DC discharge plasma as depicted in Fig. 1. As a result, photoemission-assisted plasma can appear just above the substrate surface with a limited interval between the substrate and the electrode (~10 mm), enabling us to suppress effectively the unintended deposition of soot on the chamber walls, to increase the deposition rate, and to decrease drastically the electric power consumption. In case of the deposition of DLC gate insulator films for the top-gate graphene channel FET, plasma discharge power is reduced down to as low as 0.01W, giving rise to decrease significantly the plasma-induced damage on the graphene channel [3]. In addition, DLC thickness can be precisely controlled in an atomic scale and dielectric constant is also changed from low ${\kappa}$ for the passivation layer to high ${\kappa}$ for the gate insulator. On the other hand, negative electron affinity (NEA) of a hydrogen-terminated diamond surface is attractive and of practical importance for PAPECVD, because the diamond surface under PAPE-CVD with H2-diluted (about 1%) CH4 gas is exposed to a lot of hydrogen radicals and therefore can perform as a high-efficiency electron emitter due to NEA. In fact, we observed a large change of discharge current between with and without hydrogen termination. It is noted that photoelectrons are emitted from the SiO2 (350 nm)/Si interface with 7.2-eV UV light, making it possible to grow few-layer graphene on the thick SiO2 surface with no transition layer of amorphous carbon by means of PAPE-CVD without any metal catalyst.

  • PDF

스켈링이론에 따른 DGMOSFET의 문턱전압 특성분석 (Analysis of Threshold Voltage Characteristics for Double Gate MOSFET Based on Scaling Theory)

  • 정학기;한지형;정동수
    • 한국정보통신학회:학술대회논문집
    • /
    • 한국정보통신학회 2012년도 춘계학술대회
    • /
    • pp.683-685
    • /
    • 2012
  • 본 연구에서는 두개의 게이트단자를 가진 차세대 나노소자인 DGMOSFET에 대하여 문턱전압이하영역에서 발생하는 단채널효과 중 문턱전압 및 드레인유도장벽감소의 변화를 스켈링이론에 따라 분석하고자 한다. 포아송방정식의 분석학적 해를 구하기 위하여 전하분포함수에 대하여 가우시안 함수를 사용함으로써 보다 실험값에 가깝게 해석하였으며 이때 가우시안 함수의 변수인 이온주입범위 및 분포편차 그리고 소자 파라미터인 채널의 두께, 도핑농도 등에 대하여 문턱전압 특성의 변화를 관찰하였다. 본 연구의 모델에 대한 타당성은 이미 기존에 발표된 논문에서 입증하였으며 본 연구에서는 이 모델을 이용하여 문턱전압이하 특성을 분석할 것이다. 분석결과 스켈링이론 적용시 문턱전압 및 드레인유도장벽감소 현상이 변화하였으며 변화정도는 소자 파라미터에 따라 변화한다는 것을 관찰하였다.

  • PDF

NMOSFET SOI 소자의 Current Kink Effect 감소에 관한 연구 (A Study on the Reduction of Current Kink Effect in NMOSFET SOI Device)

  • 한명석;이충근;홍신남
    • 전자공학회논문지T
    • /
    • 제35T권2호
    • /
    • pp.6-12
    • /
    • 1998
  • 박막의 SOI(Silicon-On-Insulator) 소자는 짧은 채널 효과(short channel effect), subthreshold slope의 개선, 이동도 향상, latch-up 제거 등 많은 이점을 제공한다. 반면에 이 소자는 current kink effect와 같이 정상적인 소자 동작에 있어 주요한 저해 요소인 floating body effect를 나타낸다. 본 논문에서는 이러한 문제를 해결하기 위해 T-형 게이트 구조를 갖는 SOI NMOSFET를 제안하였다. T-형 게이트 구조는 일부분의 게이트 산화막 두께를 다른 부분보다 30nm 만큼 크게 하여 TSUPREM-4로 시뮬레이션 하였으며, 이것을 2D MEDICI mesh를 구성하여 I-V 특성 시뮬레이션을 시행하였다. 부분적으로 게이트 산화층의 두께가 다르기 때문에 게이트 전계도 부분적으로 차이가 발생되어 충격 이온화 전류의 크기도 줄어든다. 충격 이온화 전류가 감소한다는 것은 current kink effect가 감소하는 것을 의미하며, 이것을 MEDICI 시뮬레이션을 통해 얻어진 충격 이온화 전류 곡선, I-V 특성 곡선과 정공 전류의 분포 형태를 이용하여 제안된 구조에서 current kink effect가 감소됨을 보였다.

  • PDF

고립파에 의한 경사면에서의 부유사 제승의 불확실성에 관한 실험적 연구 (An Experimental Study on The Uncertainty of Suspended Sediment Pickup on Slope by Solitary Wave)

  • 조재남;정석일;이승오
    • 한국안전학회지
    • /
    • 제32권6호
    • /
    • pp.61-67
    • /
    • 2017
  • Suspended sediment transport plays principal roles in morphological process of natural coastals. It is needed to understand the reason why interaction characteristics of solitary wave and suspended sediment. The present study shows that suspended sediment pickup derived on solitary wave celerity. The 2D prismatic open channel length is 12 m, width is 0.8 m, height is 0.75 m and slope is 1/6. Generation of solitary wave is used by rapidly opening the sluice gate. Bottom surface sediments are laid movable slope section by 0.03 m thickness and experimental sediments are used anathracite and jumoonjin sand. Techniques of suspended sediment pickup rate are designed equipment ASC(Absorptive Suspended sediment Collector). It could directly absorb 5 points suspended sediment by channel water depth. Solitary wave celerity is measued by ADV(Acoustic Doppler Velocimeter). Mounted two video cameras(Model No. : Sony, HDR-XR550) are used to image processing of suspended sediment concentration and turbidity. Suspended sediment pikcup rate(Einstein, 1950) is analyzed to nondimensionalization based on solitary wave celerity. The suspended sediment pickup rate is suggested that more effective plunging breaking type than spilling. The results indicates fundamental suspended sediment transport mechanism between solitary wave celerity and suspended sediment pickup based on laboratory experiments. Finally, the present study suggests that suspended sediment pickup rate by solitary wave is used only characteristics of sediment and solitary wave celerity.

액체로켓 연소기 재생냉각 챔버 구조설계 (Structure design of regenerative cooling chamber of liquid rocket thrust chamber)

  • 류철성;최환석;이동주
    • 한국항공우주학회지
    • /
    • 제33권12호
    • /
    • pp.109-116
    • /
    • 2005
  • 재생냉각형 액체로켓 연소기의 냉각채널 설계에 대한 탄-소성 구조설계를 수행하였다. 구조해석에 필요한 데이터를 얻기 위하여 여러 가지 온도에서 재생냉각 챔버 제작에 사용하는 구리합금의 단축인장시험을 수행하였다. 재료시험 결과 구리합금은 브레이징 공정 후에 연화되어 강도 값이 매우 저하되며 온도가 증가함에 따라 유동 응력 값이 더 작게 나타났다. 재료시험 데이터를 이용하여 냉각채널의 구조해석을 수행한 결과 채널 내부 냉각유체에 의한 내부압력보다 고온의 연소가스에 의한 열 하중에 의하여 채널의 변형이 심하게 발생함을 확인하였다. 따라서 기계적인 하중을 견딜 수 있는 한도 내에서 냉각채널의 두께를 감소시켜 열 하중을 최소화함으로서 연소기의 무게 감소, 냉각성능 향상, 그리고 구조적인 안정성을 향상시킬 수 있다는 것을 알 수 있었다.

광통신용 테이퍼 방향성 결합기의 설계 특성 (Design Characteristics of Tapered Directional Couplers in Optical Communication)

  • 손석용;호광춘;김영권
    • 전자공학회논문지D
    • /
    • 제36D권11호
    • /
    • pp.18-26
    • /
    • 1999
  • 최근, 유사 빔 전파방법이나 비 직교성 결합모드이론과 같은 다양한 근시적 해석법들이 중첩모드에 기초한 테이퍼 방향성 결합기의 그 광학적 특성을 분석하기 위하여 제안되어 왔다. 비록, 이들 접근 방식들이 특별한 구조에서 충분히 정확한 결과들을 제공하지만 테이퍼 전송 구조와 같은 민감한 광 소자 해석에는 불충분하다. 이를 위하여, 우리는 그 방향성 결합기의 전력전송을 정확하게 해석하기 위하여 새롭게 발전된 모드 전송선로, 해석법을 소개하고 이용하고자 한다. 이를 이용한 수치 해석 결과 대칭인 두 테이퍼 채널의 간격이 증가함에 따라 우/기 모드의 전파상수는 하나의 값으로 수렴하였다. 더욱이, 테이퍼 각도가 ${\theta}=0.1^{\circ}$일 때 하나의 전송 채널을 통하여 입사된 모드의 97%가 다른 전송 채널로 전송되었고, 그 기운 각도가 증가함에 따라 전력 전송은 현저하게 감소하였다.

  • PDF

나노-스케일 전계 효과 트랜지스터 모델링 연구 : FinFET (Modeling of Nano-scale FET(Field Effect Transistor : FinFET))

  • 김기동;권오섭;서지현;원태영
    • 대한전자공학회논문지SD
    • /
    • 제41권6호
    • /
    • pp.1-7
    • /
    • 2004
  • 본 논문에서는 2차원 양자 역학적 모델링 및 시뮬레이션(quantum mechanical modeling and simulation)으로써, 자기정렬 이중게이츠 구조(self-aligned double-gate structure)인 FinFET에 관하여 결합된 푸아송-슈뢰딩거 방정식(coupled Poisson and Schrodinger equations)를 셀프-컨시스턴트(self-consistent)한 방법으로 해석하는 수치적 모델을 제안한다. 시뮬레이션은 게이트 길이(Lg)를 10에서 80nm까지, 실리콘 핀 두께($T_{fin}$)를 10에서 40nm까지 변화시켜가며 시행되었다. 시뮬레이션의 검증을 위한 전류-전압 특성을 실험 결과값과 비교하였으며, 문턱 전압 이하 기울기(subthreshold swing), 문턱 전압 롤-오프(thresholdvoltage roll-off), 그리고 드레인 유기 장벽 감소(drain induced barrier lowering, DIBL)과 같은 파라미터를 추출함으로써 단채널 효과를 줄이기 위한 소자 최적화를 시행하였다. 또한, 고전적 방법과 양자 역학적 방법의 시뮬레이션 결과를 비교함으로써,양자 역학적 해석의 필요성을 확인하였다. 본 연구를 통해서, FinFET과 같은 구조가 단채널 효과를 줄이는데 이상적이며, 나노-스케일 소자 구조를 해석함에 있어 양자 역학적 시뮬레이션이 필수적임을 알 수 있었다.

DC 및 AC 스트레스에서 Lateral DMOS 트랜지스터의 소자열화 (Hot-Carrier-Induced Degradation of Lateral DMOS Transistors under DC and AC Stress)

  • 이인경;윤세레나;유종근;박종태
    • 대한전자공학회논문지SD
    • /
    • 제44권2호
    • /
    • pp.13-18
    • /
    • 2007
  • 본 연구에서는 Lateral DMOS 소자열화 메카니즘이 게이트 산화층의 두께에 따라 다른 것을 측정을 통하여 알 수 있었다. 얇은 산화층 소자는 채널에 생성되는 계면상태와 drift 영역에 포획되는 홀에 의하여 소자가 열화 되고 두꺼운 산화층 소자에서는 채널 영역의 계면상태 생성에 의해서 소자가 열화 되는 것으로 알 수 있었다. 그리고 소자 시뮬레이션을 통하여 다른 열화 메카니즘을 입증할 수 있었다. DC 스트레스에서의 소자 열화와 AC 스트레스에서 소자열화의 비교로부터 AC스트레스에서 소자열화가 적게 되었으며 게이트 펄스의 주파수가 증가할수록 소자열화가 심함을 알 수 있었다. 그 결과로부터 RF LDMOS 에서는 소자열화가 소자설계 및 회로설계에 중요한 변수로 작용할 수 있음을 알 수 있었다.

LAL 시험용 Lab-chip 개발을 위한 타당성 연구 (Feasibility Study for a Lab-chip Development for LAL Test)

  • 황상연;최효진;서창우;안유민;김양선;이은규
    • KSBB Journal
    • /
    • 제18권5호
    • /
    • pp.429-433
    • /
    • 2003
  • LAL 측정용 chip을 제작하기 위해서 우선 시료의 부피 감소에 대한 비탁법과 비색법을 비교하였다. 비색법은 낮은 부피에서 높은 감도를 보여 주었으며 시료의 부피와 무관하게 같은 endotoxin의 농도에서는 같은 흡광도를 보인다는 결론을 얻었다. Endotoxin의 농도에 따른 표준곡선을 end point법과 kinetic point법을 비교한 결과 대한약전의 기준에 적합한 kinetic point법이 적합하였다. 이러한 기초 실험결과를 통해 PDMS LOC를 제작하여 LAL 시험을 수행하였다. LOC를 이용하여 더 짧은 시간과 더 작은 시료로 시험이 가능하도록 하였다. 특히 PDMS LOC는 복잡한 channel을 쉽게 만들 수 있을 뿐 아니라 mold를 이용하여 상용화를 위한 대량 생산이 가능하다. 따라서 PDMS를 이용한 LOC의 제작과 실험을 통해 기존의 수작업의 LAL 시험을 LOC를 이용한 다중시료 측정과 자동화의 가능성을 제시하였다.

Al2O3 층을 이용한 저온공정에서의 산화물 기반 트랜지스터 컨택 특성 향상 (Improved Contact property in low temperature process via Ultrathin Al2O3 layer)

  • 정성현;신대영;조형균
    • 한국표면공학회:학술대회논문집
    • /
    • 한국표면공학회 2018년도 춘계학술대회 논문집
    • /
    • pp.55-55
    • /
    • 2018
  • Recently, amorphous oxides such as InGaZnO (IGZO) and InZnO (IZO) as a channel layer of an oxide TFT have been attracted by advantages such as high mobility, good uniformity, and high transparency. In order to apply such an amorphous oxide TFTs to a display, the stability in various environments must be ensured. In the InGaZnO which has been studied in the past, Ga elements act as a suppressor of oxygen vacancy and result in a decreased mobility at the same time. Previous studies have been showed that the InZnO, which does not contain Ga, can achieve high mobility, but has relatively poor stability under various instability environments. In this study, the TFTs using $IZO/Al_2O_3$ double layer structure were studied. The introduction of an $Al_2O_3$ interlayer between source/drain and channel causes superior electrical characteristics and electrical stability as well as reduced contact resistance with optimally perfect ohmic contact. For the IZO and $Al_2O_3$ bilayer structures, the IZO 30nm IZO channels were prepared at $Ar:O_2=30:1$ by sputtering and the $Al_2O_3$ interlayer were depostied with various thickness by ALD at $150^{\circ}C$. The optimal sample exhibits considerably good TFT performance with $V_{th}$ of -3.3V and field effect mobility of $19.25cm^2/Vs$, and reduced $V_{th}$ shift under positive bias stress stability, compared to conventional IZO TFT. The enhanced TFT performances are closely related to the nice ohmic contact properties coming from the defect passivation of the IZO surface inducing charge traps, and we will provide the detail mechanism and model via electrical analysis and transmission line method.

  • PDF