• Journal of Power Electronics
• /
• 제15권3호
• /
• pp.830-840
• /
• 2015

The H-bridge inverter is the fundamental power cell of the cascaded distribution static synchronous compensator (DSTATCOM). Thus, cell reliability is important to the compensation performance and stability of the overall system. The concept of the power electronics building block (PEBB) is an ideal solution for the power cell design. In this paper, an H-bridge inverter-based “plug and play” HPEBB is introduced into the main circuit and the controller to improve the compensation performance and reliability of the device. The section that discusses the main circuit primarily emphasizes the design of electrical parameters, physical structure, and thermal dissipation. The section that presents the controller part focuses on the principle of complex programmable logic device -based universal controller This section also analyzes typical reliability and anti-interference issues. The function and reliability of HPEBB are verified by experiments that are conducted on an HPEBB test-bed and on a 10 kV/± 10 Mvar DSTATCOM industrial prototype.

• Journal of Power Electronics
• /
• 제16권1호
• /
• pp.173-181
• /
• 2016

In this paper, a new technique for harmonic optimization in cascaded H-bridge 7-level inverters is proposed. The suggested strategy is based on minimizing an objective function which simultaneously optimizes the converter utilization and Total Harmonic Distortion (THD). The Switch Utilization Ratio (SUR) is formulized for both the phase and line-line voltages of a 7-level inverter and is considered in the final objective functions. Based upon the SUR formula, utilization ratio enhancement will reduce the value of feeding DC links, which improves the efficiency and lifetime of the circuit components due to lower voltage stresses and losses. In order to achieve more effective solution in different modulation indices, it is assumed that the DC sources can be altered. Experimental validation is presented based on a three-phase 7-level inverter prototype.

• Journal of Power Electronics
• /
• 제18권2호
• /
• pp.522-532
• /
• 2018

The cascaded H Bridge (CHB) multilevel inverter (MLI) is popular among the classical MLI topologies due to its modularity and reliability. Although space vector modulation (SVM) is the most suitable modulation scheme for MLIs, it has not been used widely in industry due to the higher complexity involved in its implementation. In this paper, a simple and novel generalized SVM algorithm is proposed, which has both reduced time and space complexity. The proposed SVM involves the generalization of both the duty cycle calculation and switching sequence generation for any n-level inverter. In order to generate the gate pulses for an inverter, a generalized switch matrix (SM) for the CHB inverter is also introduced, which further simplifies the algorithm. The algorithm is tested and verified for three-phase, three-level and five-level CHB inverters in simulations and hardware implementation. A comparison of the proposed method with existing SVM schemes shows the superiority of the proposed scheme.

• Journal of Power Electronics
• /
• 제14권4호
• /
• pp.671-677
• /
• 2014

In this paper, a new basic unit is proposed. Then, a cascaded multilevel inverter basded on the series connection of n number of these new basic units is proposed. In order to generate all of the voltage levels (even and odd) at the output, three different algorithms to determine the magnitude of the dc voltage source are proposed. Reductions in the number of power switches, driver circuits and dc voltage sources in addition to increases in the numbr of output voltage levels are some of the advantages of the proposed cascaded multilevel inverter. These results are obtained through a comparison of the proposed inverter and its algorithms with an H-bridge cascaded multilevel inverter from the point of view of the number of power electronic devices. Finally, the capability of the proposed topology with its proposed algorithms in generating all of the voltage levels is verified through experimental results on a laboratorary prototype of a 49-level inverter.

• 전력전자학회논문지
• /
• 제8권6호
• /
• pp.478-487
• /
• 2003

본 논문에서는 고압 대용량 전동기 구동용 멀티레벨 인버터의 종류 및 특징을 간략히 살펴보고, 특히 입출력 전력품질이 우수하고 전압별 시리즈화가 용이한 H-브릿지 멀티레벨 인버터의 구조적 특징 및 장점을 기술하였다. 연구 개발된 3,300V lMVA 용량의 Cascaded H-브릿지 멀티레벨 인버터의 구체적인 전력회로 구조 및 설계방법, 제어기 구성 그리고 PWM 기법을 제시하였다. 또한, 실용량의 시험을 통해 H-브릿지 멀티레벨 인버터는 출력 전압 Step이 여러 단계이고 dv/dt가 적으며 입력단 THD를 크게 낮출 수 있어 성능 면에서도 여타 방식보다 우수함을 입증하였다. 또한 생산적인 측면에서도 저압 소자를 사용하여 설계하므로 기존의 생산/시험 기술과 설비를 이용할 수 있어 매우 경제적이며 Power Cell 단위 결합 구조이므로 신뢰성 측면이나 보수/유지 측면에서도 유리하다는 결론을 얻었다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2011년도 제42회 하계학술대회
• /
• pp.1161-1162
• /
• 2011

본 논문에서는 독립된 DC 입력전원을 요구하는 Cascaded H-bridge 멀티레벨 인버터를 단일 입력전원으로 구동시키기 위한 회로 구조를 제안한다. 변압기 포화를 방지하기 위해 채용되는 리센 권선을 가지는 포워드 컨버터의 구조를 변경한 것으로 리셋 권선에 의해 전원으로 회생되는 에너지가 출력단으로 전달되도록 변경된다. 제안된 회로 구조의 입출력전압과 스위치의 도통비와의 관계를 이론적으로 분석하고 시뮬레이션을 통해 타당성을 검증한다.

• 전력전자학회:학술대회논문집
• /
• 전력전자학회 2017년도 전력전자학술대회
• /
• pp.270-271
• /
• 2017

Cascaded NPC/H-bridge 인버터의 기존 Level-Shift PWM에서는 한 stack에서 전력 및 손실 불균형이 발생하게 된다. 이에 따라 손실 불균형을 개선하기 위해 새로운 Level Shift PWM을 개발하였고, PSIM 9.14를 통해 기존의 PWM 기법들과 비교 분석 하였다.

• 전력전자학회:학술대회논문집
• /
• 전력전자학회 2012년도 전력전자학술대회 논문집
• /
• pp.61-62
• /
• 2012

본 논문에서는 다중 반송파 정현 펄스폭 변조방식으로 제어되는 Cascaded H-bridge 멀티레벨 PWM 인버터의 스위칭 손실 저감을 위한 스위칭 패턴을 제안한다. 부하 담당 전력이 상대적으로 큰 H-bridge 모듈의 스위치는 저주파의 기본 출력 전압 레벨을 형성하도록 동작시키며, 부하 담당 전력이 상대적으로 작은 H-bridge 모듈의 스위치는 고주파의 PWM 파형을 기본파에 가감하여 출력전압 파형이 사인파에 가까워지도록 스위칭 패턴을 형성한다. 본 논문에서는 제안된 스위칭 패턴을 PD, APOD 방식의 다중 반송파 정현 펄스폭 변조방식으로 구현하여 Cascaded H-bridge 멀티레벨 PWM 인버터에 적용시키고 실험을 통해 기존의 스위칭 패턴에 비해 스위칭 손실이 개선됨을 증명한다.

• Journal of Power Electronics
• /
• 제10권3호
• /
• pp.262-269
• /
• 2010

This paper proposes a practical design for a Cascaded H-Bridge Multilevel (CHBM) inverter based on Power Electronics Building Blocks (PEBB) and high performance control to improve current control and increase fault tolerance. It is shown that the expansion and modularization characteristics of the CHBM inverter are improved since the individual inverter modules operate more independently, when using the PEBB concept. It is also shown that the performance of current control can be improved with voltage delay compensation and the fault tolerance can be increased by using unbalance three-phase control. The proposed design and control methods are described in detail and the validity of the proposed system is verified experimentally in various industrial fields.

• 전력전자학회:학술대회논문집
• /
• 전력전자학회 2014년도 전력전자학술대회 논문집
• /
• pp.496-497
• /
• 2014

본 논문은 Cascaded H-bridge 멀티레벨 인버터의 출력 전압 레벨 수의 증가를 위한 모델과 스위칭 기법을 제안한다. 제안하는 모델은 기존의 Cascaded H-bridge 멀티레벨 인버터 구조에서 각 H-bridge 모듈의 출력단에 변압기를 연결하고, 변압기 2차측을 직렬로 연결한 모델이다. 이 구조에서 다수의 변압기의 턴비는 동일하고, 1개의 변압기 턴비만이 다른 턴비를 갖게된다. 따라서 1개의 변압기 턴비를 조절하여 출력전압의 전압 레벨수를 증가시킬 수 있다. 스위칭 방법은 기존에 멀티레벨 인버터에서 주로 사용되는 Level-shifted PWM 방식을 이용하여 간단하게 구현할 수 있다. 제안하는 모델의 검증을 위하여 시뮬레이션을 수행하여 제안하는 모델의 타당성을 확인한다.