• 제목/요약/키워드: Carry-in

검색결과 4,906건 처리시간 0.046초

주요(主要) 채소용(菜蔬用) 제초제(除草劑)의 토양중(土壤中)에서의 잔효(殘效)와 후작물(後作物)에 미치는 영향(影響) - 제(第)2보(報) 춘하작물(春夏作物)에 처리(處理)한 제초제(除草劑)의 잔효(殘效)와 후작물(後作物)에의 영향(影響) - (Residual Activity and Effect of Soil Applied Herbicides on Succeeding Crops in Vegetable Field - 2. Residual Activity and Effect of Applied Herbicides on Succeeding Crops in Summer Crops -)

  • 양환승;문영희;최은석;장민수;이진하
    • 한국잡초학회지
    • /
    • 제11권1호
    • /
    • pp.50-59
    • /
    • 1991
  • 주요(主要) 채소용(菜蔬用) 제초제(除草劑)의 잔효기간(殘效期間)과 후작물(後作物)에 미치는 영향(影響)을 조사(調査)코자 한다. 여름작물 6종(감자, 당근, 옥수수, 수박, 여류콩, PE 멀칭참깨)을 포장(圃場)에 파종(播種)하고 각(各) 작물(作物)에 적용(適用)이 가능시 된 제초제(除草劑)를 약량별(藥量別)로 처리(處理)한후 생물검정(生物檢定)에 의하여 경시적으로 조사(調査)하였다. 1. 처리(處理)된 제초제(除草劑)의 잔효기간(殘效期間)과 후작물(後作物)에 대 한 약해유무(藥害有無)(carry-over injury)는 공시토양(供試土壤)의 종류(種類)나 재배작물(栽培作物)의 종류(種類)간에는 큰 차이가 없었다. 그러나 제초제(除草劑)의 처리시기(處理時期)(봄처리, 가을처리), 처리약량(處理藥量), 토양(土壤)의 채취심도(採取深度), 검정식물(檢定植物)의 종류(種類) 및 파종일자(播種日字)(경과일수(經過日數)) 등에 따라 차이가 있었고, 제초제별(除草劑別) 잔효기간(殘效基幹)의 장단(長短)의 구별(區別)도 뚜렷하였다. 그러나 잔효성제초제(殘效性除草劑)라도 후작물(後作物)의 종류(種類)(감수성작물(感受性作物) 피함), 약제처리후작물(藥劑處理後作物)의 파종일자(播種一字) 연장, 경운심도(耕耘深度) 등의 조절(調節)로 후작물약해(後作物藥害)는 최소화 할 수 있었다. 2. 월동작물(越冬作物)에 처리(處理)된 제초제중(除草劑中) 그 작기(作期)가 종료시(終了時)(하작(夏作) 100-120 일(日))까지 잔효(殘效)가 거의 남지 않아 후작물(後作物)에 안전(安全)한 제초제(除草劑)는 alachlor, trifluralin, ethalfluralin, metribuzin, prometryn 등이었다. 3. Pendimethalin, metolachor, linuron, methabenzthiazuron, simazin 등은 추천약량(推薦藥量)까지는 후기종료(後期終了)와 동시(同時)에 안전(安全)하나 배량처리(倍量處理)가 될때에는 그 약제(藥劑)에 감수성작물(感受性作物)의 생육(生育)에는 영향(影響)이 있었다. 4. Napropamide는 300 ga. i./10 a 약량(藥量) 처리시(處理時) 작기종료직후(作期終了直後)(약제처리(藥劑處理) 140 일후(日後))에는 후작물(後作物)중 화본과(禾本科)인 I.R과 보리등에는 영향(影響)이 있었으나, 십자화과(무, 배추)작물(作物)에는 영향(影響)이 없었다. 5. Nitralin은 약제처리(藥劑處理) 140 일후(日後)에도 I.R과 보리에는 150-300 g a. i/10 a 약량(藥量)에서 생육억제(生育抑制)가 있었으나, 십자화과에 대한 영향(影響)은 적었다.

  • PDF

Word-Based FCSRs with Fast Software Implementations

  • Lee, Dong-Hoon;Park, Sang-Woo
    • Journal of Communications and Networks
    • /
    • 제13권1호
    • /
    • pp.1-5
    • /
    • 2011
  • Feedback with carry shift registers (FCSRs) over 2-adic number would be suitable in hardware implementation, but the are not efficient in software implementation since their basic unit (the size of register clls) is 1-bit. In order to improve the efficiency we consider FCSRs over $2^{\ell}$-adic number (i.e., FCSRs with register cells of size ${\ell}$-bit) that produce ${\ell}$ bits at every clocking where ${\ell}$ will be taken as the size of normal words in modern CPUs (e.g., ${\ell}$ = 32). But, it is difficult to deal with the carry that happens when the size of summation results exceeds that of normal words. We may use long variables (declared with 'unsigned _int64' or 'unsigned long long') or conditional operators (such as 'if' statement) to handle the carry, but both the arithmetic operators over long variables and the conditional operators are not efficient comparing with simple arithmetic operators (such as shifts, maskings, xors, modular additions, etc.) over variables of size ${\ell}$-hit. In this paper, we propose some conditions for FCSRs over $2^{\ell}$-adic number which admit fast software implementations using only simple operators. Moreover, we give two implementation examples for the FCSRs. Our simulation result shows that the proposed methods are twice more efficient than usual methods using conditional operators.

Field-Programmable Gate Array를 사용한 탭 딜레이 방식 시간-디지털 변환기의 정밀도 향상에 관한 연구 (Improving the Accuracy of the Tapped Delay Time-to-Digital Converter Using Field Programmable Gate Array)

  • 정도환;임한상
    • 전자공학회논문지
    • /
    • 제51권9호
    • /
    • pp.182-189
    • /
    • 2014
  • 탭 딜레이(tapped delay) 방식은 field-programmable gate arrary(FPGA) 내부 리소스를 이용한 설계에 적합하여 FPGA기반 시간-디지털 변환기(time-to-digital converter)로 널리 사용되고 있다. 그런데 이 방식의 시간-디지털 변환기에서는 지연 소자로 사용하는 전용 캐리체인(dedicated carry chain)의 탭 당 지연시간 차이가 정밀도 저하의 가장 큰 원인이 되고 있다. 본 논문에서는 일반적인 구형파 대신 고정된 시간 폭을 가지는 펄스신호를 지연 소자로 인가하고 상승과 하강 엣지에서 두 번의 시간 측정을 통해 전용 캐리체인내 지연시간의 불균일성을 보상하고 정밀도를 향상하는 시간-디지털 변환기 구조를 제안한다. 제안한 구조는 두 번의 시간 측정을 위해 2개 구역의 전용 캐리체인을 필요로 한다. Dual 엣지 보상 전 두 전용 캐리체인에서 탭 당 지연시간의 평균은 각각 17.3 ps, 16.7 ps에서 보상 후 평균은 11.2 ps, 10.1 ps으로 감소하여 각각 35%, 39% 이상 향상되었다. 가장 중요한 탭 당 최대지연 시간은 41.4 ps, 42.1 ps에서 20.1 ps, 20.8 ps 로 50% 이상 감소하였다.

무게측정법을 이용한 천연가스 자동차 충전소 오일전이 정량 분석에 대한 연구 (A Study on the Quantitative Measurement of Oil Carry-over in Natural Gas Vehicle fueling Station Using A Gravimetric Method)

  • 황성수;오준석;김기동;오영삼;최경식;김학은
    • 한국가스학회지
    • /
    • 제19권1호
    • /
    • pp.12-17
    • /
    • 2015
  • CNG(Compressed Natural Gas)충전소의 주요 핵심설비는 압축기이며, 대부분의 압축기는 윤활이 필요하다. CNG압축기의 윤활유(oil)는 충전 중에 압력 레귤레이터, 엔진 연료공급시스템 등에 전이(Carry-over)되어 천연가스차량의 성능에 부정적인 영향을 미친다. 따라서 이러한 문제를 사전에 방지하기 위해서는 전이되는 오일의 양을 정량적으로 측정하여 공급되는 압축천연가스의 품질관리를 강화하는 것이 필요하다. 본 연구에서는 CNG오일전이를 측정하기 위해 중량법(Gravimetric method)을 사용한 샘플링 튜브 및 샘플링 장비를 개발하였다. 또한, CNG 충전소 6개소를 대상으로 CNG를 채취하였으며, 오일전이를 정량적으로 분석하였다. 측정된 전체 오일전이양은 2.569에서 6.509ppm 이었으며, 측정된 결과를 선행연구 결과와 비교 검증하였다.

승산시간 향상을 위한 병렬 승산기 어레이 설계에 관한 연구 (A Study on the Design of Parallel Multiplier Array for the Multiplication Speed Up)

  • 이강현
    • 한국정보처리학회논문지
    • /
    • 제2권6호
    • /
    • pp.969-973
    • /
    • 1995
  • 본 논문에서는 기존의 병렬 승산기 어레이에서 사용된 CSA(carry select adder) 셀 구조를 수정하여 승산시간을 감소하는 새로운 병렬 승산기 어레이를 제안한다. MCSA(modified CSA)의 입력에 가수와 피가수가 자리올림보다 먼저 인가된다. 그리고 자리올림 전달 가산기를 위하여 DCSA(doubled inverted imput CSA)를 설계하여 최종 승산항 다음에 추가한다. 제안된 안은 MCSA와 DCSA를 사용하여 설계하고 모의실험을 한다. 회로의 크기는 기존의 CAS셀을 사용한 기존의 승산기 어레이에 비하여 약 13% 증가했지만 연산시간은 약 52% 감소함을 확인하였다.

  • PDF

다중 문턱전압 CMOS를 이용한 저 전력 캐리 예측 가산기 설계 (Design of a Low-Power Carry Look-Ahead Adder Using Multi-Threshold Voltage CMOS)

  • 김동휘;김정범
    • 정보처리학회논문지A
    • /
    • 제15A권5호
    • /
    • pp.243-248
    • /
    • 2008
  • 본 논문은 다중 문턱전압 CMOS를 이용하여 저 전력 특성을 갖는 캐리 예측 가산기 (carry look-ahead adder)를 설계하였으며, 이를 일반적인 CMOS 가산기와 특성을 비교하였다. 전파 지연시간이 긴 임계경로에 낮은 문턱전압 트랜지스터를 사용하여 전파 지연시간을 감소시켰다. 전파 지연시간이 짧은 최단경로에는 높은 문턱전압 트랜지스터를 사용하여 회로전체의 소비전력을 감소시켰으며, 그 외의 논리블럭들은 정상 문턱전압의 트랜지스터를 사용하였다. 설계한 가산기는 일반적인 CMOS 회로와 비교하여 소비전력에서 14.71% 감소하였으며, 소비전력과 지연 시간의 곱에서 16.11%의 성능향상이 있었다. 이 회로는 삼성 $0.35{\mu}m$ CMOS 공정을 이용하여 설계하였으며, HSPICE를 통하여 검증하였다.

보수 이론을 이용한 32비트 파이프라인 캐리 선택 가산기 (A 32-bit Pipelined Carry-select Adder Using the Complementary Scheme)

  • 김영준;김이섭
    • 대한전자공학회논문지SD
    • /
    • 제39권9호
    • /
    • pp.55-61
    • /
    • 2002
  • 캐리 선택 가산기에 파이프라인을 적용하면 적은 수의 파이프라인 스테이지를 가지면서 많은 수의 파이프라인 스테이지를 갖는 가산기처럼 높은 주파수 상에서 구동한다. 이 논문에서는 캐리 선택 가산기 구조를 적용한 4 블록 5스테이지 파이프라인 32비트 가산기를 제안하였다. 이 제안된 가산기는 기존의 16스테이지 파이프라인 32비트 가산기와 같이 높은 주파수에서 동작한다. 그럼에도 불구하고 이 제안된 가산기는 기존 16 스테이지 파이프라인 가산기 보다 3배 적은 트랜지스터로 구현 가능하다. 이 가산기는 0.25um CMOS 공정으로 구현할 때 2.5V전압에서 1.67GHz으로 동작한다.

다부하를 운반하는 무인운반차시스템에서 운반거리의 분석 (Analysis of the Travel Distance in the Multiple-load Carrying Automated Guided Vehicle Systems)

  • 장석화
    • 산업경영시스템학회지
    • /
    • 제28권1호
    • /
    • pp.55-63
    • /
    • 2005
  • This paper is to analyze the travel distance and the transport size of the vehicle when the AGV carries multiple-load in the tandem automated guided vehicle systems. The size of multiple-load represents the number of load that the AGV can carry simultaneously. The AGV can carry simultaneously multiple-load that load types are different. The transport system of the manufacturing system is a tandem configuration automated guided vehicle system, which is based on the partitioning of all the stations into several non-overlapping single closed loops. Each loop divided has only one vehicle traveling unidirectionally around it. The AGV of each loop has to have sufficient transport capacity that can carry all loads for given unit time. In this paper, the average loaded travel distance and the size of feasible multiple-load of the vehicle are analyzed. A numerical example is shown.

Borrow Look-ahead Subtracter 설계에 대한 분석 (Analysis of the Borrow Look-ahead Subtracter Design)

  • 유장표;정태상
    • 대한전기학회:학술대회논문집
    • /
    • 대한전기학회 2000년도 추계학술대회 논문집 학회본부 D
    • /
    • pp.784-786
    • /
    • 2000
  • This paper implements and analyzes logically the Borrow Look-ahead Subtracter using Borrow Generator and Borrow Propagator. In subtracting calculation, we improve the calculating efficiency with using 4-bit subtracter which has Borrow Look-ahead Subtracters connection, and show that this is compatible with adder using the concept of Carry Generator and Carry Propagator. This subtracter may be useful in frequent subtracting calculation. We think this approach makes it possible to implement simple ALU(Arithmetic Logic Unit) with combining the concept of Borrow Look-ahead Subtracter and Carry Look-ahead Adder.

  • PDF

4-Bit 카운터 74LS163의 연결방법에 대한 분석 (Analysis of the Method of Cascading 74LS163 4-Bit Binary Counters)

  • 유준복;정태상
    • 대한전기학회:학술대회논문집
    • /
    • 대한전기학회 2000년도 추계학술대회 논문집 학회본부 D
    • /
    • pp.794-796
    • /
    • 2000
  • This paper analyzes the method of cascading 74LS163 4-Bit Binary Counters. The 74LS163 4-Bit Binary Counter has synchronous LD. CLR functions and especially ENT, ENP, RCO to cascade some chips in order to count more 4bit binary number. The maximum operating frequency may vary according to the method of cascading. The Data sheet from Texas Instruments introduces two methods, The Ripple Carry Mode Circuit and The Carry Look Ahead Circuit, and shows that The Carry Look Ahead Circuit is more efficient than the other. However, there are only little information for user to understand and apply this to other circuits. Thus, we not only analyzed the two methods but also compared with each other in the point of performance.

  • PDF