• ETRI Journal
• /
• 제46권4호
• /
• pp.708-715
• /
• 2024

We propose a 10-GHz 2 × 2 phased-array radio frequency (RF) receiver with an 8-bit linear phase and 15-dB gain control range using 65-nm complementary metal-oxide-semiconductor technology. An 8 × 8 phased-array receiver module is implemented using 16 2 × 2 RF phased-array integrated circuits. The receiver chip has four single-to-differential low-noise amplifier and gain-controlled phase-shifter (GCPS) channels, four channel combiners, and a 50-Ω driver. Using a novel complementary bias technique in a phase-shifting core circuit and an equivalent resistance-controlled resistor-inductor-capacitor load, the GCPS based on vector-sum structure increases the phase resolution with weighting-factor controllability, enabling the vector-sum phase-shifting circuit to require a low current and small area due to its small 1.2-V supply. The 2 × 2 phased-array RF receiver chip has a power gain of 21 dB per channel and a 5.7-dB maximum single-channel noise-figure gain. The chip shows 8-bit phase states with a 2.39° root mean-square (RMS) phase error and a 0.4-dB RMS gain error with a 15-dB gain control range for a 2.5° RMS phase error over the 10 to10.5-GHz band.

• 대한전자공학회논문지TC
• /
• 제39권9호
• /
• pp.35-43
• /
• 2002

본 논문에서는 협소한 갭이 있는 마이크로스트립 링의 특성을 분석하였으며, 이를 주파수가변(tunable) 마이크로파 밴드갭(Microwave bandgap：MBG) 구조로 제안하였다. 마이크로파 밴드갭(MBG)의 중심주파수는 링의 반지름에 의해 결정되었으며 링 공진기의 홀수 모드에 해당하는 주파수영역에서만 저지대역이 존재하였다. 제안된 마이크로스트립 MBG 링에서 저지대역은 링에 있는 협소한 갭에서 전자기파의 반사로 인해 형성되며 갭 사이에 부착한 리액티브 성분의 값을 변화시킴으로써 저지대역이 형성되는 영역을 결정 할 수 있다. 갭 사이에 부착한 캐패시터는 저지대역의 중심주파수를 낮은 주파수영역으로 이동시켰고 인덕터는 저지대역의 중심주파수를 높은 주파수영역으로 이동시키는 결과를 보였다. 이렇게 갭 사이에 배랙터(varactor)를 부착한 마이크로스트립 MBG 링은 마이크로파 스위치로 유용하게 사용 할 수 있을 것이다.

• 공업화학
• /
• 제27권4호
• /
• pp.449-454
• /
• 2016

본 연구에서는 구형의 폴리스티렌 구슬을 틀로 사용하여, 크기분포가 좁으면서 속은 비어있고 벽이 다공성인 구조의 탄소 마이크로 캡슐을 합성하였다. 폴리스티렌의 표면은 무기물인 실리카졸이 쉽게 입혀질 수 있도록 폴리비닐피롤리돈(PVP)을 코팅하여 변조하였다. PVP가 코팅된 PS 마이크로 입자표면에 SBA-16 졸을 부착시킨 다음, 실리카층에 존재하는 중간 크기의 세공 내에 탄소원을 채워 넣는 음각식 형뜨기법을 적용함으로써 속이 빈 구조의 탄소 마이크로캡슐을 제조하였다. 탄화과정을 거치고 틀로 사용한 다공성 실리카입자를 HF로 용해하면, 좁은 입자크기분포를 갖는 중간세공이 함유된 계란껍질형의 탄소입자를 얻을 수 있었다. 계란껍질형 탄소 마이크로캡슐 입자의 다공성과 전기화학적 특성은 XRD, SEM, TEM, 질소분자 흡/탈착분석법 및 cyclic voltammetry법으로 평가하였다. 이들 탄소입자는 슈퍼캐패시터와 같은 전자재료로서 유효하게 사용될 만한 높은 전기전도도와 용량을 나타내었다.

• 전자공학회논문지
• /
• 제50권12호
• /
• pp.56-62
• /
• 2013

우리는 MOSFET Layout 단계에서 Multiplier 구성을 통한 Common centroid layout 방식을 사용한 무선 전력 전송 용 CMOS 정류회로를 제안한다. 제안하는 정류회로는 기존의 다이오드를 사용하지 않은 Cross-coupled MOSFET 정류회로로 13.56 MHz에서 동작한다. 전력 소모를 최소화하고, 높은 주파수까지 동작하기 위하여 Full bridge 정류회로에서 효율을 높이기 위한 비교기를 제거하였다. Layout 단계에서 Multiplier 구성을 통한 Common centroid layout 방식은 Chip-layout 상에서 MOSFER의 Finger에 의해 길어진 연결 선로에 존재하는 기생 직렬 저항과 병렬 Capacitor에 의해 발생하는 시간 지연을 줄이기 위해 고안되어, 천이 시간을 줄여 Cross-coupled 구조의 On-상태에서 Off-상태, 혹은 그 반대의 상태 변화를 빠르게 한다. 이는 빠른 상태 변화 시간으로 인해 전력 변환 효율을 증가시킨다. 본 정류회로는 $0.11{\mu}m$ CMOS 공정으로 제작되었으며, 전력 변환 효율은 최대 86.4%로 측정되었으며, 600 MHz 이상까지 높은 전력 변환 효율을 가지며, 이는 현재 발표된 것 중, Cross-coupled 구성을 기반으로 한 정류회로 중 가장 높은 성능을 가진다.

• 전기전자학회논문지
• /
• 제18권4호
• /
• pp.620-624
• /
• 2014

본 연구에서는, Ni/CNT/$SiO_2$ 구조의 4H-SiC MIS 캐패시터를 제작하고 전기적 특성을 조사하였다. 이를 통하여 4H-SiC MIS 소자에서 탄소나노튜브의 역할을 분석하고자 하였다. 탄소나노튜브는 이소프로필알코올과 혼합하여 $SiO_2$ 표면에 분산하였다. 소자의 전기적 특성 분석을 위하여 300-500K의 온도 범위에서 소자의 정전용량-전압 특성을 측정하였다. 밴드 평탄화 전압은 양의 방향으로 shift되었다. 정전용량-전압 그래프로부터 계면 포획 전하 밀도 및 산화막 포획 전하 밀도가 유도되었다. 산화막의 상태는 4H-SiC MIS 구조의 계면에서 전하 반송자 또는 결함 상태와 관련된다. 온도가 증가함에 따라 밴드 평탄화 전압은 음의 방향으로 shift되는 결과를 얻었다. 실험 결과로부터, Ni과 $SiO_2$ 계면에 탄소나노튜브를 첨가함에 따라 4H-SiC MIS 캐패시터의 게이트 특성을 조절 가능할 것으로 판단된다.

• 한국전자파학회논문지
• /
• 제11권6호
• /
• pp.946-951
• /
• 2000

본 논문은 접지면에 형성된 디펙트를 갖는 전송선로 구조인 DGS의 특성 및 등가회로를 구하고 디펙트의 크기에 따른 등가 집중소자 값을 추출하였으며, DGS에 집중소자를 달아주어 그 영향을 살펴보았다. 제시된 DGS는 아령 모양의 디펙트로 아였으며, 병렬 단락 공진기에 적용하였다. 침 형태의 집중소자인 저항, 인덕터, 커패시터를 각각 달아주어 주파수 특성을 살펴보았다. 또한 실험결과 Q factor와 공진 주파수가 DGS에 달아준 외부소자에 의해 제어됨을 보였다.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2010년도 춘계학술회의 초록집
• /
• pp.21-21
• /
• 2010

(Ba,Sr)$TiO_3$ (BST) thin film with a perovskite structure has potential for the practical application in various functional devices such as nonvolatile-memory components, capacitor, gate insulator of thin-film transistors, and electro-optic devices for display. Normally, the BST thin films derived from sol-gel and sputtering are amorphous or partially crystalline when processed below $600^{\circ}C$. For the purpose of integrating BST thin film directly into a Si-based read-out integrated circuit (ROIC), it is necessary to process the BST film below $400^{\circ}C$. The microstructural and electrical properties of low-temperature crystallized BST film were studied. The BST thin films have been fabricated at $350^{\circ}C$ by UV-assisted rapidly thermal annealing (RTA). The BST films are in a single perovskite phase and have well-defined electrical properties such as high dielectric constant, low dielectric loss, low leakage current density, and high breakdown voltage. Photoexcitation of the organics contained in the sol-gel-derived films by high-intensity UV irradiation facilitates elimination of the organics and formation of the single-crystalline phase films at low temperatures. The amorphous BST thin film was transformed to a highly (h00)-oriented perovskite structure by high oxygen pressure processing (HOPP) at as low as $350^{\circ}C$. The dielectric properties of BST film were comparable to (or even better than) those of the conventionally processed BST films prepared by sputtering or post-annealing at temperature above $600^{\circ}C$. When external pressure was applied to the well-known contractive BST system during annealing, the nucleation energy barrier was reduced; correspondingly, the crystallization temperature decreased. The UV-assisted RTA and HOPP, as compatible with existing MOS technology, let the BST films be integrated into radio-frequency circuit and mixed-signal integrated circuit below the critical temperature of $400^{\circ}C$.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2000년도 하계학술대회 논문집 C
• /
• pp.1518-1520
• /
• 2000

Amorphous $MnO_{2}{\cdot}nH_{2}O$ in 1M KOH aqueous electrolyte proves to be an excellent electrode for a faradic electrochemical capacitor cycled between -0.5 and +1.0 versus Ag/AgCl. The effect of thermal treatment on the crystalinity, particle structure, and corresponding electrochemical properties of the resulting xerogel remained amorphous as Mn(OH)2 up to 160$^{\circ}C$. With an increase in the temperature above 200$^{\circ}C$, both the surface area and pore volume decreased sharply, because the amorphous Mn(OH)2 decomposed to form MnO that was subsequently oxidized to form crystalline Mn3O4. In addition, the changes in the crystallinity, and particle structure all had significant but coupled effects on the electrochemical properties of the xerogels. A maximum capacitance of 160.6F/g was obtained for an electrode prepared with the MnOx Xerogel calcined at 150$^{\circ}C$, which was consistent with the maxima exhibited in both the surface area and pore volume. This capacitance was attributed solely to a surface redox mechanism.

• 대한전자공학회논문지SD
• /
• 제42권10호
• /
• pp.1-8
• /
• 2005

본 논문에서는 강유전체 메모리의 셀 효율을 높이기 위해 PMOS-gating 셀을 이용한 설계기법을 기술하였다. PMOS-gating 셀은 PMOS access 트랜지스터와 강유전체 커패시터로 이루어지며 커패시터의 플레이트는 ground에 고정된다. 아울러 read/write 동작시 비트라인이 $V_{DD}$로 precharge 되고, negative 전압 워드라인 기법이 사용되며, negative 펄스 restore 동작을 이용한다. 이는 셀 플레이트 구동없이 단순히 워드라인과 비트라인만 구동하여 메모리 셀의 데이타를 저장하고 읽어낼 수 있는 설계 방식으로, 기존의 셀 플레이트를 구동하는 FRAM 대비 메모리 셀 효율을 극대화 할 수 있어, multi-megabit 이상의 집적도에서 경쟁력 있는 칩 면적 구현이 가능하다. $0.25-{\mu}m$ triple-well 공정을 적용한 2.5-V, 1-Mb FRAM 시제품 설계를 통해 제안한 설계기술을 검증하였고, 시뮬레이션 결과 48 ns의 access time, 11 mA의 동작전류 특성을 보였다. 레이아웃 결과 칩 면적은 $3.22\;mm^{2}$ 이며, 기존의 셀 플레이트 구동기를 사용하는 FRAM 대비 약 $20\;\%$의 셀 효율을 개선하였다.

• Journal of Electrical Engineering and Technology
• /
• 제13권5호
• /
• pp.1886-1900
• /
• 2018

This paper proposes a confronting feedback control structure and controllers for positive output elementary super lift Luo converters (POESLLCs) working in discontinuous conduction mode (DCM). The POESLLC offers the merits like high voltage transfer gain, good efficiency, and minimized coil current and capacitor voltage ripples. The POESLLC working in DCM holds the value of not having right half pole zero (RHPZ) in their control to output transfer function unlike continuous conduction mode (CCM). Also the DCM bestows superlative dynamic response, eliminates the reverse recovery troubles of diode and retains the stability. The proposed control structure involves two controllers respectively to control the voltage (outer) loop and the current (inner) loop to confront the time-varying ON/OFF characteristics of variable structured systems (VSSs) like POESLLC. This study involves two different combination of feedback controllers viz. the proportional integral controller (PIC) plus sliding mode controller (SMC) and the fuzzy logic controller (FLC) plus SMC. The state space averaging modeling of POESLLC in DCM is reviewed first, then design of PIC, FLC and SMC are detailed. The performance of developed controller combinations is studied at different working states of the POESLLC system by MATLAB-Simulink implementation. Further the experimental corroboration is done through implementation of the developed controllers in PIC 16F877A processor. The prototype uses IRF250 MOSFET, IR2110 driver and UF5408 diodes. The results reassured the proficiency of designed FLC plus SMC combination over its counterpart PIC plus SMC.