• 한국전자파학회논문지
• /
• 제21권6호
• /
• pp.564-572
• /
• 2010

본 논문에서는 자기 공명 방식의 무선 전력 전송 시스템에서 공진 코일의 배열에 따른 특성을 제시한다. 공진 코일에는 헬리컬 구조를 사용하였다. 공진 코일을 설계하기 위해 헬리컬 코일의 인덕턴스와 커패시턴스를 구하였다. 유한 요소법을 이용하여 설계된 공진 코일을 시뮬레이션 하였고, 송수전 공진 코일 간의 다양한 배열에 대한 특성을 해석하였다. 검증을 위하여 시제품을 제작하였고, 수직 및 평행 배열일 때의 효율을 측정하였다. 측정 결과, 평행 배열일 때는 50 %의 전달 효율을 얻을 수 있는 구간이 코일 지름의 2배 이내였고, 수직 배열일때는 코일 지름의 1.5배 이내였다. 제작한 시제품은 평행 배열된 송수전 공진 코일이 40 cm 간격일 때 최대 84.25 %의 효율을 보였다.

• 한국전자파학회논문지
• /
• 제20권2호
• /
• pp.141-146
• /
• 2009

본 논문에서는 인위적인 커패시턴스 값의 변화에 따라서 공진 주파수가 이동하여 다중 대역을 포함하는 이중 대역 공진 주파수 변환 안테나를 제안하였다. 인위적인 커패시턴스 값의 변화는 버랙터 다이오드 조절의 선행연구로써, 칩 커패시터를 이용해 주파수 변환 범위와 안테나 특성에 관해 분석하였다. T자 모양 슬릿의 짧은 부분에 장착된 서로 다른 칩 커패시터는 안테나의 입력 임피던스의 변화를 준다. 변화된 입력 임피던스는 안테나의 방사 패턴의 변화 없이, 일정한 범위 내에서 이중 대역 공진주파수를 유지하면서 가변함을 실험을 통해 검증하였다. 제안한 안테나의 공진 주파수는 저주파 대역과 고주파 대역에서 각각 400 MHz, 200 MHz의 범위안에서 변화가 가능하다. 또한, 10 dB 반사 손실 대역폭은 저주파 대역에서 $0.78{\sim}1.21\;GHz$, 대역폭 10 MHz를 가지며, 고주파 대역에서는 $1.97{\sim}2.17\;GHz$, 대역폭 50 MHz를 가진다. 제안한 안테나는 저주파 대역에서 0 dBi, 고주파 대역에서 3 dBi의 안테나 이득을 갖는다.

• 한국산학기술학회논문지
• /
• 제11권9호
• /
• pp.3517-3523
• /
• 2010

본 논문은 이중 에너지 DR(Digital Radiography) 방식 중, 단일 조사 X-선(single shot X-ray exposure) 장치와 이중 모드 검출기 모듈 (Low Energy Detector & High Energy Detector)을 이용한 이중 X-선 이미징이 가능한 검출기 모듈에 관한 연구이다. 상용 BIS(baggage inspection system)에서 사용되고 있는 X-선 발생장치의 스펙트럼과 이중 모드 검출기에 대한 특징 및 방사선적 특성을 분석하여 새롭게 제안 할 검출기 모듈의 최적 설계 방향을 기술하고 상용화된 용화된 LED 및 HED 검출기와 새롭게 제안 한 검출기 모듈에 대해 전기적, 광학적, 방사선적 특성 실험을 실시하여, 새롭게 제안된 검출기 모듈이 BIS 용도로 사용 가능함을 증명하였다. 새롭게 제안 된 검출기 모듈이 적용된 BIS에 대해, 기본 특성 실험에 대한 X-선 영상을 획득하여 실험 및 분석을 실시하였다.

• 한국정보전자통신기술학회논문지
• /
• 제3권2호
• /
• pp.39-45
• /
• 2010

본 논문에서는 무한 파장 특성을 나타내는 CRLH 전송선로 구조의 전력분배기를 사용한 $3{\times}2$ 소자의 마이크로스트립 패치 배열 안테나를 제안하였다. 제안된 안테나의 단위 셀은 인터디지트 형태의 직렬 커패시터와 접지면과 비아를 통하여 연결되어진 미엔더 선로 형태의 병렬 인덕터로 구성되었다. 6개의 포트를 갖으며 총 19개의 셀들로 구성되어진 메타 전송선로 형태의 전력 분배기는 무한파장 특성을 나타내는 주파수에서 각 포트 당 최대 0.73 dB의 진폭의 차이 및 0.52도의 위상 차이를 나타내었다. 제작된 안테나의 성능을 측정한 결과 중심주파수 2.09 GHz에서 10.98 dBi의 높은 이득을 나타내었다.

• Journal of Power Electronics
• /
• 제16권4호
• /
• pp.1268-1276
• /
• 2016

A triode for alternating current (TRIAC) dimming light emitting diode (LED) driver, which adopts a variable switched capacitor for LED dimming and LED power regulation, is proposed in this paper. The proposed LED driver is power efficient, reliable, and long lasting because of the TRIAC switch that serves as its main switch. Similar to previous TRIAC dimmers for lamps, turn-on timing of a TRIAC switch can be controlled by a volume resistor, which modulates the equivalent capacitance of the proposed variable switched capacitor. Thus, LED power regulation against source voltage variation and LED dimming control can be achieved by the proposed LED driver while meeting the global standards for power factor (PF) and total harmonic distortion (THD). The long life and high power efficiency of the proposed LED driver make it appropriate for industrial lighting applications, such as those for streets, factories, parking garages, and emergency stairs. The detailed analysis of the proposed LED driver and its design procedure are presented in this paper. A prototype of 80 W was fabricated and verified by experiments, which showed that the efficiency, PF, and THD at V_s = 220 V are 93.8%, 0.95, and 22.5%, respectively; 65 W of LED dimming control was achieved with the volume resistor, and the LED power variation was well mitigated below 3.75% for 190 V < V_s < 250 V.

• 한국산학기술학회논문지
• /
• 제11권2호
• /
• pp.497-507
• /
• 2010

본 논문은 상이한 누설인덕턴스를 가진 두 개의 변압기를 이용하여 전류불균형을 개선한 하프브리지 LLC 공진형 컨버터를 제안한다. 제안된 컨버터는 변압기의 누설인덕턴스와 자화인덕턴스 및 공진커패시턴스를 이용하여 공진하고, 넓은 부하영역을 가지며, 경부하에서도 영전압스위칭 조건을 만족한다. 직/병렬로 연결된 두 개의 변압기는 동작모드에 따라 변압기 또는 공진인덕턴스로써 교대로 동작하고, 변압기 2차측에는 누설인덕턴스를 이용하므로 별도의 출력 필터인덕턴스가 필요하지 않다. 또한 제안된 컨버터는 두 변압기의 상이한 누설인덕턴스와 하프브리지 스위치의 비대칭 펄스폭변조를 이용하여 2차측 정류다이오드의 전류불균형 문제를 개선한다. 본 논문에서는 제안된 컨버터의 동작원리를 모드별로 설명하고 프로토타입 컨버터의 설계 예를 제시한다. 제안된 컨버터의 우수한 성능을 입증하기 위하여 설계된 프로토타입의 회로파라미터로써 프로토타입 컨버터를 제작하고 실험하였다. 제안된 컨버터의 우수한 성능을 실험결과를 통하여 보인다.

• 한국정보통신학회논문지
• /
• 제19권3호
• /
• pp.567-574
• /
• 2015

본 논문에서는 MCU(Micro Controller Unit) IC를 위한 50ns 256Kb EEPROM 회로를 설계하였다. 설계된 EEPROM IP는 기준전압을 이용한 차동증폭기 형태의 DB(Data Bus) 센싱 회로를 제안하여 읽기 동작시 데이터 센싱 속도를 빠르게 하였으며, DB를 8등분한 Distributed DB 구조를 적용하여 DB의 기생 커패시턴스 성분을 줄여 DB의 스위칭 속도를 높였다. 또한 기존의 RD 스위치 회로에서 5V 스위치 NMOS 트랜지스터를 제거함으로써 읽기 동작 시 BL의 프리차징 시간을 줄여 액세스 시간을 줄였고 데이터 센싱 시 DB 전압과 기준전압 간의 전압차 ${\Delta}V$를 0.2VDD 정도 확보하여 출력 데이터의 신뢰도를 높였다. 매그나칩반도체 $0.18{\mu}m$ EEPROM 공정으로 설계된 256Kb EEPROM IP의 액세스 시간은 45.8ns 이며 레이아웃 면적은 $1571.625{\mu}m{\times}798.540{\mu}m$이다.

• 전자공학회논문지C
• /
• 제36C권5호
• /
• pp.48-55
• /
• 1999

본 논문에서는 CMOS CCD 카메라 인터페이스 응용을 위한 자동 이득 제어(Automatic Gain Control: AGC)회로를 제안한다. 제안하는 자동 이득 제어 회로는 디지털 신호에 의해 직접 제어되므로 기존의 회로와 달리 별도의 D/A 변환기가 필요 없으며, 신호의 정착 특성은 이득 제어 신호의 변화에 거의 독립적이다. 또한 큰 캐패시턴스를 얻기 위해 적용된 캐패시터 조합 기법은 수위치드 캐패시터 기법을 사용한 자동 이득 제어 회로의 대역폭을 크게 향상시킨다. 캐패시터의 구현시 발생하는 부정합 오차 (mismatch error)는 제안하는 레이아웃 기법에 의해 0.1% 이내로 제한된다. 자동 이득 제어 회로의 출력 신호는 동일 칩에 집적된 10비트 A/D 변환기로 전달된다. 제안하는 자동 이득 제어 회로를 실장한 CCD 카메라 인터페이스 전체 시스템 시제품 0.5 um n-well CMOS 공정으로 구현되어 32dB 이득 제어 영역과 1/8dB 이득 제어 단계를 가지며, 3V 전원 전압과 25MHz의 동작 속도에서 총 173mW의 전력을 소모한다.

• 대한전자공학회논문지SD
• /
• 제44권1호
• /
• pp.76-83
• /
• 2007

본 논문에서는 한 개의 전하공유 커패시터와 계층적 비트라인을 이용한 저전력 롬을 제안하였다. (single charge-sharing capacitor ROM: SCSC-ROM) 제안된 SCSC-ROM은 전하공유 커패시터와 계층적 비트라인으로 비트라인의 전력소모를 크게 줄였다. 한 개의 전하공유 커패시터를 이용한 전하공유 기법으로 비트라인의 swing 전압을 크게 낮춤으로써 비트라인에서의 전력소모를 줄였다. 이때, 전하공유 커패시터를 dummy 비트라인으로 구현하여 노이즈에 강할 뿐만 아니라 설계를 쉽게 하였다. 계층적 비트라인 기법으로 비트라인의 커패시턴스를 줄임으로써 전력소모를 더욱 줄였다. 또한, 계층적 워드라인 디코더를 제안하여 컨트롤과 프리디코더에서 소모되는 전력을 줄일 수 있었다. 시뮬레이션 결과에서 $4K{\times}32$비트의 SCSC-ROM의 소모전력은 기존의 롬의 37%로 줄었다. 칩은 $0.25{\mu}m$ CMOS 공정으로 제작되었고, 2.5V의 240MHz 동작에서 8.2mW를 소모하였다.

• 전기전자학회논문지
• /
• 제8권1호
• /
• pp.33-38
• /
• 2004

다치 논리 패스 게이트는 다치 논리를 구성하기 위한 중요한 소자이다. 본 논문에서는, 뉴런 $MOS({\nu}MOS)$ 임계 게이트를 갖는 2중 패스-트랜지스터 논리를 이용하여 4치 MIN(QMIN)/negated MIN(QNMIN) 게이트 그리고 4치 MAX(QMAX)/negated MAX(QNMAX) 게이트를 설계하였다. DPL은 입력 캐패시턴스의 증가 없이 게이트 속도를 향상 시켰다. 또한 대칭 배열과 2중 전송 특성을 갖는다. 임계 게이트는 ${\nu}MOS$ 다운 리터럴 회로(DLC)로 구성 된다. 제안된 게이트는 다양한 다치 임계 전압을 실현할 수 있다. 본 논문에서, 회로는 3V의 전원 전압을 사용하였고 0.35um N-Well 2-poly 4-metal CMOS 공정의 파라메터를 사용하였으며 모든 모의 실험은 HSPICE를 이용하였다.