• 전자통신동향분석
• /
• 제35권2호
• /
• pp.89-103
• /
• 2020

Knowledge of the technology, characteristics, and market trends of the latest CPUs used in smartphones, computers, and supercomputers and the research trends of leading US university experts gives an edge to policy-makers, business executives, large investors, etc. To this end, we describe three topics in detail at a level that can help educate the non-majors to the extent possible. Topic 1 comprises the design and manufacture of a CPU and the technology and trends of the smartphone SoC. Topic 2 comprises the technology and trends of the x86 CPU and supercomputer, and Topic 3 involves an optical network chip that has the potential to emerge as a major semiconductor chip. We also describe three techniques and experiments that can be used to implement the optical network chip.

• 전자통신동향분석
• /
• 제35권2호
• /
• pp.120-136
• /
• 2020

Knowledge of the technology, characteristics, and market trends of the latest CPUs used in smartphones, computers, and supercomputers and the research trends of leading US university experts gives an edge to policy-makers, business executives, large investors, etc. To this end, we describe three topics in detail at a level that can help educate the non-majors to the extent possible. Topic 1 comprises the design and manufacture of a CPU and the technology and trends of the smartphone SoC. Topic 2 comprises the technology and trends of the x86 CPU and supercomputer, and Topic 3 involves an optical network chip that has the potential to emerge as a major semiconductor chip. We also describe three techniques and experiments that can be used to implement the optical network chip.

• 전자통신동향분석
• /
• 제35권2호
• /
• pp.104-119
• /
• 2020

Knowledge of the technology, characteristics, and market trends of the latest CPUs used in smartphones, computers, and supercomputers and the research trends of leading US university experts gives an edge to policy-makers, business executives, large investors, etc. To this end, we describe three topics in detail at a level that can help educate the non-majors to the extent possible. Topic 1 comprises the design and manufacture of a CPU and the technology and trends of the smartphone SoC. Topic 2 comprises the technology and trends of the x86 CPU and supercomputer, and Topic 3 involves an optical network chip that has the potential to emerge as a major semiconductor chip. We also describe three techniques and experiments that can be used to implement the optical network chip.

• 국제초고층학회논문집
• /
• 제1권1호
• /
• pp.53-59
• /
• 2012

With the rise in CPU power and the generalization and popularity of computers, engineering practice also changed from hand calculations to 3D computer models, from elastic linear analysis to 3D nonlinear static analysis and 3D nonlinear transient dynamic analysis. Thanks to holistic design approach and current trends in freeform and contemporary architecture, BIM concept is no longer a dream but also a reality. BIM is not just providing a media for better co-ordination but also to shorten the round-the-clock time in updating models to match with other professional disciplines. With the parametric modeling tools, structural information is also linked with BIM system and quickly produces analysis and design results from checking to fabrication. This paper presents a new framework which not just linked the BIM system by means of parametric mean but also create and produce connection FE model and fabrication drawings etc. This framework will facilitate structural engineers to produce well co-ordinate, optimized and safe structures.

• 전자공학회논문지A
• /
• 제33A권3호
• /
• pp.176-186
• /
• 1996

As the density of VLSI increases, the conventional logic testing is not sufficient to completely detect the new faults generated in design and fabrication processing. Recently, IDDQ testing becomes very attractive since it can overcome the limitations of logic testing. In this paper, G-ATPG (gyeongsang automatic test pattern genrator) is designed which is able to be adapted to IDDQ testing for combinational CMOS VLSI. In G-ATPG, stuck-at, transistor stuck-on, GOS (gate oxide short)or bridging faults which can occur within priitive gate or XOR is modelled to primitive fault patterns and the concept of a fault-sensitizing gate is used to simulate only gates that need to sensitize the faulty gate because IDDQ test does not require the process of fault propagation. Primitive fault patterns are graded to reduce CPU time for the gates in a circuit whenever a test pattern is generated. the simulation results in bench mark circuits show that CPU time and fault coverage are enhanced more than the conventional ATPG using IDDQ test.

• 한국통신학회논문지
• /
• 제33권11A호
• /
• pp.1117-1123
• /
• 2008

모바일 멀티미디어 응용을 위한 기존의 프로세서들이 다방면에서 검증되고 응용되고 있다. 그런데, 이 모바일 멀티미디어 응용을 위해서 채택할 수 있는 하드 와이어드 즉 ASIC으로 된 칩 솔루션은 유연성이 떨어지며 비용이 많이 소요된다. 또한 유연성이 큰 CPU 솔루션은 그 성능에서 한계에 봉착하게 된다. 그러므로 ASIC 과 같은 성능과 CPU 같은 유연성 모두를 충족시키는 방법으로 재구성형 연산 프로세서를 사용하는 방법이 추천된다. 특히, 모바일 시스템들은 저전력과 고성능을 같이 추구하고 있으므로 본 논문에서는 이들을 모두 충족시키는 고에너지효율을 가지는 재구성형 프로세서를 제안한다. 130nm CMOS 기술에 의해 제작된 것은 121M0PS/mW의 에너지효율을 보이며 이를 90nm CMOS 기술과 명령어의 효율적인 사용을 통한 재구성형 프로세서의 시뮬레이션 결과는 539MOPS/mW의 에너지효율을 보임을 확인하였다. 또한 그 응용을 MP3의 IMDCT와 MPEG4의 DF H.264의 ME 알고리즘에 대해 시행함으로써 모바일 멀티미디어 분야에 적용될 수 있음을 보였다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2006년도 하계종합학술대회
• /
• pp.671-672
• /
• 2006

Recently Communication with using IrDA is bing used in various fields. In this paper I designed a receiver by fabricating hardware that used to be fabricated through software, so anyone who don't have knowledge on IrDA can receive Ir Signal easily. This receiver can communicate with CPU through 8 bit data and 3 bit address. Also this receiver can use user-needed CLK because this receiver embodied 16 bit CLK Prescaler.

• 한국전자파학회논문지
• /
• 제17권2호
• /
• pp.198-206
• /
• 2006

데이터 통신용 400 MHz ISM 대역 송${\cdot}$수신기를 설계하였다. 전파 법규의 8.5 kHz 이하 점유 주파수 대역폭을 만족하기 위해 GFSK 변조 방식을 이용하였고, 8051 CPU에 통신 프로토콜을 이식하여 데이터를 송${\cdot}$수신하였다. 제작된 송${\cdot}$수신기는 ${\pm}3\;kHz$이하의 주파수 변조도와 20 dB의 SINAD에서 -107 dBm의 감도를 나타내었으며, 인접 채널 평균 전력을 -60 dBc 이하로 전파 법규를 만족하였다. 제작된 송수신기의 BER 특성은 입력 신호 전력이 -110 dBm에서 $1.8{\times}10^{-3}$, -106 dBm 이상일 경우 0으로 측정되었다.

• 한국항해항만학회:학술대회논문집
• /
• 한국항해항만학회 2004년도 춘계학술대회 논문집
• /
• pp.11-15
• /
• 2004

본 논문은 개인용 컴퓨터(PC)에 적합한 EMC 필터의 제작에 대해서 다룬다. PC는 CPU를 포함한 여러 소자들이 모여 있어 각 장치들간에 서로 많은 간섭이 일어날 수 있고, PC와 연결되는 여러 외투 장치들에 영향을 받아 불요 전자파가 많이 발생될 수 있다. 따라서 본 연구에서는 PC를 측정대상기기(EUT)로 하여 임피던스에 적합한 노이즈 저감 필터를 제작하였다. 관통형(Feed-through) 컨덴서와 높은 투자율을 가진 페라이트 비드로 구성된 필터를 제작한 필터와 함께 적용하여 PC용 EMC 필터를 제작하였다. 실험을 통해서 제작한 필터가 10 MHz ∼ 1.5 GHz에서 삽입손실이 40 dB 이상 감쇠되며, CISPR Pub. 22 규격과 IEC 61000-4-4의 level 4까지 만족함을 알 수 있었다.

• 한국항해항만학회지
• /
• 제28권8호
• /
• pp.715-719
• /
• 2004

본 논문은 개인용 컴퓨터(PC)에 적합한 EMC 필터의 제작에 대해서 다룬다. PC는 CPU를 포함한 여러 소자들이 모여 있어 각 장치 간에 서로 많은 간섭이 일어날 수 있고, PC와 연결되는 여러 외부 장치들에 영향을 받아 불요 전자파가 많이 발생필 수 있다. 따라서 본 연구에서는 PC를 측정대상기기(EUT)로 하여 임피던스에 적합한 노이즈 저감 필터를 제작하였다. 관통형(Feed-through) 컨덴서와 높은 투자율을 가진 페라이트 비드로 구성된 필터를 제작한 필터와 함께 적용하여 PC용 EMC 필터를 제작하였다. 실험을 통해서 제작한 필터가 10 MHz～1.5 GHz에서 삽입손실이 40 dB 이상 감쇠되며, CISPR Pub. 22 규격과 IEC 61000-4-4의 level 4까지 만족함을 알 수 있었다.