• 제목/요약/키워드: CODEC

검색결과 694건 처리시간 0.023초

전염성 정보은닉 시스템을 위한 능동형 비디오 워터마킹 기법 (Active Video Watermarking Technique for Infectious Information Hiding System)

  • 장봉주;이석환;권기룡
    • 한국멀티미디어학회논문지
    • /
    • 제15권8호
    • /
    • pp.1017-1030
    • /
    • 2012
  • 현재까지 대부분의 비디오 콘텐츠에 대한 워터마킹 기법들은 최초의 콘텐츠에 저작권자 정보를 은닉한 후, 압축율 및 각종 신호처리를 공격으로 간주하여 상대적인 강인성과 비가시성을 우수하게 설계하는 것으로서 연구되어왔다. 제안 기법은 워터마크와 제어신호를 전염성을 가진 정보로 간주하고 비디오 인코더에 은닉된 정보를 이용하여 디코더로부터 능동적으로 워터마크를 전염시키는 방법을 제안한다. 제안 기법을 위해 워터마크와 함께 화질제어 및 삽입강도 가변파라미터를 같이 은닉하는 커널 기반 워터마킹을 수행하며, 이것은 인증되지 않은 워터마크에 대해 저화질의 비디오 콘텐츠를 제공할 수 있는 장점을 가진다. 또한 비디오 디코더에서는 워터마크 복호화를 단계에서 저작권자나 사용자가 개입되지 않고 능동적으로 콘텐츠 기반의 워터마킹을 수행하여 변이된 워터마크를 전염시키는 기법으로 트랜스코딩, 재압축 등과 같은 처리에도 워터마크와 화질의 손상 없이 재배포가 가능하도록 한다. 실험결과 워터마크로 인한 압축율 저하나 워터마크의 손상 없이 비디오 콘텐츠와 코덱에 의해 완벽하게 전염됨을 확인하였다.

생물학적 유기체 모델을 이용한 가역 워터마킹 기반 비디오 콘텐츠 관리 및 제어 기법 (Reversible Watermarking based Video Contents Management and Control technique using Biological Organism Model)

  • 장봉주;이석환;권기룡
    • 한국멀티미디어학회논문지
    • /
    • 제16권7호
    • /
    • pp.841-851
    • /
    • 2013
  • 생물학적 유기체 모델에서의 바이러스 특성을 이용한 전염성 정보은닉 시스템은 비디오 인코더 및 디코더에 대해 각각 최적의 워터마크 은닉 및 검출 방법을 적용하고 비디오의 재생 또는 편집 등이 발생할 때마다 워터마크를 전이시킴으로써 각종 공격에 강인하게 함으로써 비디오 콘텐츠의 안전한 유통을 가능하게 하기 위한 방법이다. 본 논문은 전염성 정보은닉 시스템을 위한 전염성 정보의 생성과 빠르고 효율적인 가역 워터마킹 기법을 제안한다. 제안 기법은 비디오 콘텐츠 기반 가역 워터마킹을 위해 제어 코드및 콘텐츠 유효기간을 워터마크와 결합하여 전염시킨 후, 비디오 재생 시에 능동적으로 콘텐츠의 화질 및 워터마크 강도를 제어할 수 있으며, 실시간성을 만족하기 위해 계산복잡도가 낮게 설계되었다. 또한, 가역 워터마크 복원을 위한 시간지연이 발생하지 않도록 매크로블록 단위의 워터마크 및 부가정보 은닉이 수행된다. 실험결과 제안 기법이 실시간성을 만족하며, 공격받지 않은 비디오 비트스트림에 대해 가역 워터마크 검출 및 영상 복원 후 워터마크 손실은 0%였으며, 복원 후의 화질은 동일한 비트율로 압축한 비디오와 거의 동일함을 확인하였다.

Wireless LAN 환경에서 임베디드 SIP User Agent 구현 (An Implementation of Embedded SIP User Agent under Wireless LAN Area)

  • 박승환;이재흥
    • 한국정보통신학회논문지
    • /
    • 제9권3호
    • /
    • pp.493-497
    • /
    • 2005
  • 본 논문은 무선의 임베디드 시스템 환경에서, VoIP 시스템을 구성하는 프로토콜 요소 중의 하나인 SIP를 이용한 User Agent의 구현에 관한 연구이다. User Agent는 설정 블록과, 주변 장치를 제어하기 위한 디바이스 쓰래드 블록, SIP 메시지를 처리하기 위한 SIP 스택 블록으로 구성하였다. 디바이스 쓰래드는 RTP 쓰래드 블록과 사운드 카드 처리 블록으로 구성하였으며, SIP 스택은 프락시 이벤트를 처리하는 워커 쓰래드 블록과 SIP 메시지를 전송하여 처리하는 SIP 트랜시버 및 SIP 쓰래드 블록으로 구성하였다. 하드웨어 플랫폼은 Intel XScale PXA25S 프로세서 기반에 플래쉬 메모리, SDRAM, AC'97 오디오 코덱, 무선 랜카드와 연결된 PCMCIA 소켓이 내장된 보드를 구성하였으며, 오디오 입출력으로 마이크로폰과 헤드폰을 사용하였다. 본 연구의 실험을 위한 타겟 시스템 구성은 임베디드 리눅스 커널 2.4.19를 포팅하였다. 임베디드 시스템의 자원 효율을 높이고자, User Agent의 속성과 SIP 메소드의 기능을 최소화하였고, TCP를 배제하여, 주변 장치 제어를 최소화함으로써, 자원의 소비를 $12.9\%$ 절감할 수 있었다.

무선통신 적용을 위한 단일 DSP칩상의 음성/채널 부호화기 실시간 구현 (Real-time Implementation of Speech and Channel Coder on a DSP Chip for Radio Communication System)

  • 김재원;손동철
    • 한국정보통신학회논문지
    • /
    • 제9권6호
    • /
    • pp.1195-1201
    • /
    • 2005
  • 본 논문에서는 무선통신 시스템 적용을 위한 G.729 음성부호화기와 길쌈부호화기(R=1/2, K=9) 비터비 복호기를 하나의 고정 소수점 DSP칩을 이용하여 실시간 구현하였다. 프로그램 구현은 고정 소수점 C 프로그램을 연산결과의 기준으로 활용하였으며, 복잡도의 최적화를 위하여 어셈블 언어로 설계하였다. 최적화 과정을 통하여 구현한 결과는 연산량 측면에서 음성부호화기 24MIPS, 채널부호화기 9MIPS, 프로그램 크기 측면에서 음성 24K words, 채널 4K words가 소요되었으며, 연산의 검증은 테스트 벡터를 이용하여 Bit exact 방법에 의하여 검증하였다. 본 논문의 결과는 기존의 음성/채널 부호화기의 개별적인 칩을 이용한 구현 방법에 비하여 구현의 용이성 및 구현 비용 측면에서 성능 개선이 가능할 것으로 판단된다.

H.264 비디오 코덱을 위한 고속 움직임 예측기의 하드웨어 구조 (A New Hardware Architecture of High-Speed Motion Estimator for H.264 Video CODEC)

  • 임정훈;서영호;최현준;김동욱
    • 방송공학회논문지
    • /
    • 제16권2호
    • /
    • pp.293-304
    • /
    • 2011
  • 본 논문에서는 H.264/AVC 인코더에서 가장 많은 연산 시간이 소요되는 움직임 추정(motion estimation, ME) 동작을 위한 하드웨어의 구조를 제안하고 IP(intellectual property) 형태로 구현하였다. 고속 움직임 추정기의 구조는 버퍼(buffer), PU 어레이(processing unit array), SAD 선택기(SAD selector), MV 생성기(motion vector generator) 등으로 구성되어 있다. PU 어레이는 16개의 PU로 구성되어 있고, 각각의 PU는 16개의 PE(processing element)로 이루어져 있다. 제안한 하드웨어의 동작적인 특징은 외부메모리 접근량을 줄이기 위해 현재와 참조프레임의 데이터를 재사용한다는 것과 SAD연산을 수행할 때 클록의 손실 없이 계산을 할 수 있다는 것이다. 구현한 고속 움직임 추정기는 Altera 사의 FPGA인 StatixIII EP3SE80F1152C2에서 3%의 자원을 사용하였고, 최대 동작주파수는 446.43MHz이었다. 따라서 구현한 하드웨어는 1080p 영상을 최대 50fps로 처리할 수 있다.

고해상 모바일 멀티미디어 SoC를 위한 온칩 버스 데이터 압축 방법 (A Bus Data Compression Method for High Resolution Mobile Multimedia SoC)

  • 이진;이재성
    • 한국정보통신학회:학술대회논문집
    • /
    • 한국정보통신학회 2013년도 춘계학술대회
    • /
    • pp.345-348
    • /
    • 2013
  • 본 논문은 온칩 버스 데이터의 압축 전송을 위한 방법을 제안한다. 영상 해상도의 가파른 증가와 함께 멀티미디어 프로세서의 온칩 버스의 데이터 트래픽은 빠르게 증가하고 있어 많은 SoC 칩들이 성능 저하를 경험하고 있다. IP 코어는 bus grant 신호를 얻는 데 많은 시간이 소요되는데 본 논문은 이 시간을 활용하여 간단한 버스 데이터 압축 전송을 하는 방법을 소개한다. 그 방법으로 하드웨어 구현하여 VC-1 디코더 프로세서에 적용함으로써 평균 매크로 블록 처리 시간을 각각 sd 영상은 13.6%, hd 영상은 13.1%까지 줄일 수 있음을 확인하였다.

  • PDF

정보은닉을 이용한 동영상 데이터의 전송 오류 보정 (Error Resilient Scheme in Video Data Transmission using Information Hiding)

  • 배창석;최윤식
    • 정보처리학회논문지B
    • /
    • 제10B권2호
    • /
    • pp.189-196
    • /
    • 2003
  • 본 논문에서는 정보은닉을 이용하여 동영상 데이터의 전송오류를 보정하는 방법을 제안하고 있다. 수신단에서 전송오류가 발생한 위치를 구하기 위해 송신단에서는 동영상 데이터의 부호화 과정 동안 마크로 블록 별로 한 비트씩의 데이터를 은닉하여 전송한다. 수신단에서는 복호화 과정 동안 은닉된 정보를 검출하며, 이 정보와 원래 데이터와의 비교에 의해 오류가 발생된 위치를 구하고 이를 보정함으로써 복원된 영상의 화질을 개선하도록 한다. 또한, 은닉된 정보는 동영상 데이터에 대한 저작권 정보로도 활용될 수 있다. 각각 150 프레임씩으로 구성되는 3개의 QCIF 크기의 동영상 데이터에 대한 실험 결과 은닉된 정보가 부호화된 스트림에 미치는 화질의 저하는 미세하며, 수신단에서의 오류를 교정한 결과 잡음이 많은 채널에서는 복원된 영상의 화질을 5dB 가까이 개선할 수 있음을 확인하였다. 또한, 영상의 복원 과정에서 동영상에 대한 저작권 정보도 효과적으로 구할 수 있었다.

고성능 HEVC 복호기를 위한 효율적인 32×32 역변환기 설계 (The Efficient 32×32 Inverse Transform Design for High Performance HEVC Decoder)

  • 한금희;류광기
    • 한국정보통신학회논문지
    • /
    • 제17권4호
    • /
    • pp.953-958
    • /
    • 2013
  • 본 논문에서는 고성능 HEVC 복호기를 위한 효율적인 $32{\times}32$ 역변환기 하드웨어 구조를 제안한다. HEVC는 4k, 8k 이미지와 같이 기존의 이미지코덱에 비해 훨씬 더 큰 크기의 이미지를 처리할 수 있는 새로운 영상 압축 표준이다. 큰 이미지의 데이터를 효과적으로 처리하기 위해 다양한 새 블록 구조를 채택하였으며, 이 블록들은 $4{\times}4$, $8{\times}8$, $16{\times}16$, $32{\times}32$으로 구성되었다. 이 논문에서는 $32{\times}32$ 역변환기의 효과적인 구조를 제안하며, 역변환기의 구조는 $32{\times}32$ 행렬을 $16{\times}16$ 행렬로 재구성하고 쉬프트와 덧셈기로 구성된 곱셈기를 사용하여 연산을 단순화 하였으며 멀티 사이클 패스를 구현하여 낮은 주파수에서도 동작이 가능하도록 설계하였다. 또한 HEVC 코덱의 다양한 크기의 변환이나 순방향 변환 블록에 쉽게 적용할 수 있다.

서브시스템의 빠른 구동을 위한 스냅샷 구동 기법 설계 및 구현 (Design and Implementation of Snapshot Startup Method for Fast Subsystem Startup)

  • 김준;이준원;정진규
    • 정보처리학회논문지:컴퓨터 및 통신 시스템
    • /
    • 제3권7호
    • /
    • pp.209-218
    • /
    • 2014
  • 스마트 디바이스가 다양한 기능을 지원하면서 스마트 디바이스에서 사용되는 응용프로그램 프로세서 또한 복잡해졌다. 그 결과 멀티미디어코덱과 카메라 같은 복잡한 기능을 지원하기 위해 AP내부에서 전용 CPU를 포함한 여러 개의 저수준 IP가 하나의 고수준 기능을 제공하는 서브시스템으로 통합되고 있다. 서브시스템은 메인 시스템과는 별도의 소프트웨어를 가지며, 서브시스템의 구동 시 자체 소프트웨어를 초기화하는 과정이 필요하다. 이는 서브시스템의 구동 시간을 늘리는 원인이 되며 서브시스템의 기능을 사용하는 응용프로그램의 구동 시간에도 영향을 미치기 때문에 개선될 필요성이 있다. 서브시스템은 컴퓨터 시스템과 유사하므로 컴퓨터 시스템의 빠른 구동을 위해 연구되었던 기법들을 서브시스템의 빠른 구동을 위해 적용할 수 있다. 본 논문에서는 컴퓨터 시스템에서 사용하고 있는 스냅샷 기법을 서브시스템에 적용한 후 장단점을 고찰하였다. 그리고 IP의 레지스터는 제한된 읽기와 쓰기를 제공하기 때문에 스냅샷 기법을 수정하지 않고 적용할 수 없다. 이를 위해 본 논문에서는 IP의 레지스터 특성별로 스냅샷 기법을 적용하는 기법을 제시하였다.

H.264/AVC 디코더의 움직임 보상을 위한 메모리 접근 감소 기법 (Memory Access Reduction Scheme for H.264/AVC Decoder Motion Compensation)

  • 박경오;홍유표
    • 한국통신학회논문지
    • /
    • 제34권4C호
    • /
    • pp.349-354
    • /
    • 2009
  • H.264/AVC 디코더의 하드웨어 구현 시 실시간 동작을 위한 가장 큰 장애 요소 중 하나인 외부 메모리 엑세스량을 크게 줄인 움직임 보상 기법을 제안한다. H.264/AVC 디코더의 움직임 보상용 참조 영상은 큰 용량 때문에 대게 외부 메모리에 보관되며, 참조 영역은 수시로 디코더 코어 내부로 읽혀지게 되는데, 단순히 참조 영역 단위별 순차적 메모리 접근을 할 경우 그 데이터 엑세스 량은 디코더의 실시간 동작이 불가능할 정도로 막대할 수가 있다. 본 논문에서는 참조 영역을 매크로블럭 단위로 분석하여 가급적 적은 메모리 엑세스로 필요한 참조 영역을 읽어 들이는 방식을 제안하고 있으며, 실험 결과 제안된 움직임 보상 기법은 단순한 순차적 참조 블록별 데이터 접근 방식 대비 외부 메모리 사용 대역폭을 약 30% 감소시킴을 확인할 수 있었다.