• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2000년도 ITC-CSCC -2
• /
• pp.811-814
• /
• 2000

It this paper a VLSI architecture of the Shape-Adaptive Discrete Cosine Transform (SA-DCT) is described, which can be employed dedicatedly for MPEG-4 video codec. Adopting a fast DCT algorithm, the number of multipliers can be reduced by half in comparison with a conventional algorithm. This SA-DCT core with a small additional amount of hardware can perform the SA-Inverse DCT (SA-IDCT) by sharing multipliers and a transportation memory. The proposed SA-DCT core is integrated with 40,000 gates by using 0.35$mu$m triple-metal CMOS technology, which operates at 20 Mhz, and hence enables the realtime codec of CIF ($352{\times}288$ pixels) pictures.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2007년도 하계종합학술대회 논문집
• /
• pp.345-346
• /
• 2007

In this paper, we propose a Pyramid VQ(PVQ) to quantize the transform coefficients of TCX module for the music improvement of AMR-WB+ codec. The proposed PVQ is compared to the $RE_8$ Lattice VQ used in the AHR-WB+ standard codec, demonstrating improvement 4% and 5.7%, respectively, in Mean Squared Error(MSE) and 3.3% and 4.7%, respectively, in Perceptual Evaluation of Audio Quality(PEAQ) by 8-dimensional and 16-dimensional Pyramid VQ.

• 한국통신학회논문지
• /
• 제24권9B호
• /
• pp.1755-1766
• /
• 1999

A region-based video codec based on the H.263+ standard is examined and its associated novel rate control scheme is proposed in this work. The region-based coding scheme is a hybrid method that consists of the traditional block DCT coding and the object-based coding. Basically, we adopt H.263+ as the platform, and develop a fast macroblock-based segmentation method to implement the region-based video codec. The proposed rate control solution includes rate control in three levels: encoding frame selection, frame-layer rate control and macroblock-layer rate control. The goal is to enhance the visual quality of decoded frames at low bit rates. The efficiency of proposed rate control scheme applied to the region-based video codes is demonstrated via several typical test sequences.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 1999년도 하계학술대회 논문집 G
• /
• pp.3246-3248
• /
• 1999

The APC is a coding algorithm which has the middle property of both Wave Coding(ex ADPCM) and Vocoding(ex CELP) and can decode a proper quality of sound by using scalar quantizer instead of vector quantizer at computation a low calculation. So, the APC required for Voice Codec of INMARSAT-B could be successfully implemented by full duplex using TMS32OC30(DSP).

• 인터넷정보학회논문지
• /
• 제17권4호
• /
• pp.11-17
• /
• 2016

본 논문에서는 버스안전을 위한 다중 HD 카메라 기반의 IP통신망 AVB(Audio Video Bridge) 이더넷 케이블을 연동한 FPGA(Xilinx Zynq702)로 멀티뷰어 플랫폼을 제안하였다. 이러한 AVB(IEEE802.1BA) 시스템은 차량용 네트워크에서 다중 HD 비디오와 오디오 디지털 신호의 실시간 전송이 가능하다. 제안한 멀티뷰어 플랫폼은 기존 이더넷 케이블 1Gbps전송과 2-선 100Mbps 스트림 전송방식을 통해 4개의 초광각 HD 카메라로 부터 H.264 비디오 신호를 다중화하기 위한 지연속도의 개선을 위해 FPGA로 설계하였다. 아울러, 차량용 HD 동영상 전송망에서 시간지연을 최소화하기 위한 AVB 플랫폼은 Zynq 702기반의 H.264 AVC 저지연 코덱의 설계 방안을 제안하였다. 이러한 H.264 AVC 코덱의 부호화/복호화 결과확인을 위해 JM 모델을 참조한 PSNR(Peak Signal-to-noise-ratio)을 분석하였다. 설계한 Zynq 702기반의 H.264 AVC CODEC은 다중 HD 카메라의 다중뷰어 동영상 손실 압축에서 화질 손실에 대한 PSNR은 이론 값과 유사한 HW 결과 값을 확인하였다. 이로서 제안한 AVB기반의 다중 HD 카메라 연동형 멀티뷰어 플랫폼은 H.264 AVC CODEC의 저지연 특성이 차량용 특성에 만족함으로서 버스안전을 위한 주변의 오디오와 비디오 영상감시가 가능할 것이다.

• 방송공학회논문지
• /
• 제20권4호
• /
• pp.509-520
• /
• 2015

본 논문은, HEVC (High Efficiency Video Coding) 와의 모듈 중복성을 제거하여 구현 복잡도를 낮춘, 3D-HEVC 머지 모드에 대한 설계를 제안한다. 확장 코덱의 구현 복잡도는 부호화 효율에 못지않게 매우 중요한 고려사항이므로, 가능하다면 레거시 코덱의 설계를 그대로 재사용함으로써 손쉽게 구현될 수 있어야 한다. 그러나 기존의 3D-HEVC 머지 모드 확장구조는 HEVC의 처리과정 내부에 빌트인으로 통합되어 있어서, 레거시 코덱인 HEVC와 중복되는 처리과정을 모두 새로이 재구현해야 함에 따라 구현 복잡도가 매우 높았다. 제안된 방법에서는, 재사용 된 HEVC 모듈들을 그대로 실행하는 단계와, 3D-HEVC에서 새로 도입되거나 수정된 부분만을 실행하는 단계의 구조로 분리하여 머지 모드의 설계를 변경하였다. 본 논문에서 제안된 설계를 적용함으로써, 51.4%에 달하던 중복구현을 제거할 수 있음을 알고리즘 동작분석을 통하여 확인할 수 있었으며, 제안된 설계로 인해서 야기되는 부호화 효율의 감소 및 연산 복잡도의 증가는 전혀 없었다.

• The Journal of the Acoustical Society of Korea
• /
• 제14권2E호
• /
• pp.91-97
• /
• 1995

본 논문은 저비트율을 갖는 고품질의 HDTV용 멀티채녈 오디오 코덱을 구현에 대해 기술한다. 이 코덱은 저주파수 효과 채널을 포함한 최대 3/2 스테레오 채널 구성, 최대 채널 구성보다 낮은 채널 구성과의 호환성, 기존 2채널 스테레오 시스템과의 호환성(MPEG-1 오디오), 그리고 다중 대화 채널 등을 제공하는 특징을 갖는다. 구현한 멀티채널 오디오 코덱의 인코더는 3개의 DSP(TI의 TMS320C40)로 구성되었고, 최대 48KHz 샘플링율과 16비트의 부호화를 갖는 5.1 채널의 아날로그 및 AES/EBU, IEC 958등의 포맷을 갖는 스테레오 2채널의 디지털 오디오를 이력으로 받아 지각 심리음향 모델을 사용하여 압축한후 384Kbps의 빛 스트림으로 전송하는 특징을 가지며, 디코더는 2개의 DSP로 구성되어 있고, 384Kbps로 입력되는 비트 스트림을 받아 최대 5.1 채널의 아날로그 및 2개의 2채널 스테레오의 디지털 오디오 신호로 출력시키는 특징을 갖는다. DSP를 이용한 다중처리는 DMA를 통한 통신포트를 이용한 DSP들간의 고속 데이터 전송에 의해 이루어진다. 끝으로, 멀티 채널 오디오 코덱의 구현을 통하여 나타난 실시간 처리는 위해 고려해야할 기술적 사항을 제안한다.

• ETRI Journal
• /
• 제30권5호
• /
• pp.738-740
• /
• 2008

In this paper, block constrained trellis coded vector quantization (BC-TCVQ) is presented for quantizing the line spectrum frequency parameters of the wideband speech codec. Both a predictive structure and a safety-net concept are combined into BC-TCVQ to develop the predictive BC-TCVQ. The performance of this quantization is compared with that of the linear predictive coding vector quantizer used in the AMRWB codec, demonstrating reductions in spectral distortion.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2001년도 하계종합학술대회 논문집(2)
• /
• pp.333-336
• /
• 2001

This paper describes the design and implementation results of 40, 32, 24 and 16kbps ADPCM encoder and decoder circuit, based on the protocol CCITT G.726. We verified the ADPCM algorithm using C language and designed the RTL circuit with Verilog HDL. The circuit has been simulated by Verilog-XL, synthesized by Design Compiler and verified using Xilinx FPGA. Since the synthesized circuit includes a small number of gates, it is expected to be used as a core module in the digital voice and image processing SOC.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 1988년도 전기.전자공학 학술대회 논문집
• /
• pp.172-175
• /
• 1988

In this paper, a codec for DEC-TED (31, 20)BCH code is realized. Moreover, using ROM and efficient elementary circuits in a decoder, we propose a method of making high-speed decoder.