• 한국재료학회:학술대회논문집
• /
• 한국재료학회 2003년도 추계학술발표강연 및 논문개요집
• /
• pp.165-165
• /
• 2003

The growth of GaN on Si is of great interest due to the several advantages low cost, large size and high-quality wafer availability as well as its matured technology. The crystal quality of GaN is known to be much influenced by the surface pretreatment of Si substrate [1]. In this work, the properties of GaN overlayer grown on ion implanted Si(111)and bare Si(111) have been investigated. Si(111) surface was treated ion implantation with 60KeV and dose 1${\times}$10$\^$16//$\textrm{cm}^2$ prior to film growth. GaN epilayers were grown at 1100$^{\circ}C$ for 1 hour after growing AlN buffer layers for 15-30 minutes at 1100$^{\circ}C$ with metal organic chemical vapor deposition (MOCVD). The properties of GaN epilayers were evaluated by X-Ray Diffraction (XRD), Scanning electron microscope (SEM) Photoluminescence (PL) at room temperature and Hall measurement The results showed that the GaN on ion implanted Si(111) markedly affected to the structural, optical and electrical characteristic of GaN layers.

• ETRI Journal
• /
• 제34권2호
• /
• pp.226-234
• /
• 2012

The novelty of this study resides in the fabrication of stoichiometric and stress-reduced $Si_3N_4/SiO_2/Si_3N_4$ triple-layer membrane sieves. The membrane sieves were designed to be very flat and thin, mechanically stress-reduced, and stable in their electrical and chemical properties. All insulating materials are deposited stoichiometrically by a low-pressure chemical vapor deposition system. The membranes with a thickness of 0.4 ${\mu}m$ have pores with a diameter of about 1 ${\mu}m$. The device is fabricated on a 6" silicon wafer with the semiconductor processes. We utilized the membrane sieves for plasma separations from human whole blood. To enhance the separation ability of blood plasma, an agarose gel matrix was attached to the membrane sieves. We could separate about 1 ${\mu}L$ of blood plasma from 5 ${\mu}L$ of human whole blood. Our device can be used in the cell-based biosensors or analysis systems in analytical chemistry.

• 한국결정성장학회지
• /
• 제17권2호
• /
• pp.47-51
• /
• 2007

저굴절 재료인 F-doped SiOC : H 박막을 Si 웨이퍼와 유리기판위에 rf power, 기판온도, 그리고 가스유량($SiH_4,\;CF_4$ and $N_2O$)을 변수로 하여 PECVD법으로 증착하였다. 기판 온도와 rf power증가에 따라 F-doped SiOC : H 박막의 굴절률은 감소하는 경향을 보였다. $N_2O$ 가스 유량이 감소함에 따라 증착된 박막의 굴절률은 감소하였으며, rf power가 180W 기판온도 $100^{\circ}C$, 그리고 $N_2O$ 가스를 첨가하지 않은 조건에서 증착한 박막은 최소 굴절률인 1.3778을 갖는 것을 알 수 있었다. Rf power 60W에서 180W로 증가시킴에 따라 증착된 박막의 불소 함량은 1.9at%에서 2.4at%로 증가하였으며 이러한 이유로 박막의 굴절률은 감소하는 경향을 나타냈다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2011년도 제41회 하계 정기 학술대회 초록집
• /
• pp.341-341
• /
• 2011

최근 AMOLED 구동이 가능한 소자에 대한 연구가 활발히 진행중이다. AMOLED구동 가능소자는 LTPS TFT, a-Si TFT, OTFT, Oxide TFT가 있으며 그 중에서 현재 대부분 LTPS TFT를 사용하고 있다. LTPS TFT는 높은 전자 이동도와 안정성을 가지고 있기 때문에 현재 각광 받는 AMOLED에 잘 맞는다. 하지만 LTPS TFT는 고비용, 250$^{\circ}C$ 이상의 공정온도, Substrate가 Glass, Metal로 제한 된다는 문제점이 있으며, 균일성이 낮고 현재 대면적 기술이 부족한 상태이다. 해결방안으로 AMOLED를 타겟으로 하는 Oxide TFT 기술이 떠오르고 있다. Oxide TFT는 이동도가 높고 저온공정이 가능하며 Substrate로 Plastic 기판을 사용할 수가 있어 차후에 Flexible 소자로서의 적용이 가능하다. 또한 기존의 진공장비 사용대신 용액공정이 가능하여 장비사용시간 및 절차를 단축시킬 수 있어 비용적인 유리함을 가지고 있다. Oxide TFT는 단결정 산화물과 다결정 복합 산화물 두 가지 범주를 가지고 있다. Oxide TFT의 재료물질은 ZnO, ZTO, IZO, SnO2, Ga2O3, IGO, In2O3, ITO, InGaO3(ZnO)5, a-IGZO이 있다. 본 연구에서는 산화물질 중 하나인 ZTO를 이용하여 TFT 소자를 제작하였다. 산화물 특성상 열처리 온도에 따라 형성되는 결정의 정도가 다르기 때문에 온도 및 시간 변수에 따른 ZTO의 특성변화에 초점을 맞추어 연구함으로서 최적화된 조건을 찾고자 실험을 진행하였다. 실험을 위한 기판으로 n-type wafer을 사용하였다. PE-CVD 장비를 이용하여 SiNx를 120 nm 증착하고, ZTO 용액을 spin-coating을 이용하여 channel layer을 형성하였다. 균일하게 형성된 ZTO의 결정을 위하여 200$^{\circ}C$, 300$^{\circ}C$, 400$^{\circ}C$, 500$^{\circ}C$에서 1시간, 3시간, 6시간, 10시간의 온도 및 시간 변수를 두어 공기 중에서 열처리 하였다. ZTO는 약 30 nm 두께로 형성되었다. Thermal evaporator를 이용하여 Source, Drain의 알루미늄 전극을 형성하고, wafer 뒷면에는 Silver paste를 이용하여 Gate전극을 만들었다. 제작된 소자를 dark room temperature에서 측정하였다.

• 센서학회지
• /
• 제13권3호
• /
• pp.175-181
• /
• 2004

A pressure sensor for high temperature was fabricated by using a SDB(Silicon-Direct-Bonding) wafer with a Si/$SiO_{2}$/ Si structure. High pressure sensitivity was shown from the sensor using a single crystal silicon of the first layer as a piezoresistive layer. It also was made feasible to use under the high temperature as of over $120^{\circ}C$, which is generally known as the critical temperature for the general silicon sensor, by isolating the piezoresistive layer dielectrically and thermally from the silicon substrate with a silicon dioxide layer of the second layer. The pressure sensor fabricated in this research showed very high sensitivity as of $183.6{\mu}V/V{\cdot}kPa$, and its characteristics also showed an excellent linearity with low hysteresis. This sensor was usable up to the high temperature range of $300^{\circ}C$.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 1997년도 추계학술대회 논문집
• /
• pp.189-193
• /
• 1997

(S $r_{0.85}$/C $a_{0.15}$)Ti $O_3$(SCT) thin films at various deposition temperature and rf power were grown by rf magnetron sputtering method on optimized Pt-based electrodes (Pt/TiN/ $SiO_2$/Si). The crystallinity of the films increases with increasing deposition temperature. SCT thin film is depend on the surface morphology and crystallinity of Pt films for bottom electrode. Dielectric constant of (S $r_{0.85}$C $a_{0.15}$)Ti $O_3$ thin films deposited on Si wafer substrate are larger with the increase of deposition temperature and gain size.in size.

• 한국표면공학회지
• /
• 제33권2호
• /
• pp.101-106
• /
• 2000

SOI (Silicon-On-Insulator) substrates were fabricated with varying annealing temperature of $25-660^{\circ}C$ by a linear annealing method, which was modified RTA process using a linear shape heat source. The annealing method was applied to Si ∥ $SiO_2$/Si pair pre-contacted at room temperature after wet cleaning process. The bonding strength of SOI substrates was measured by two methods of Razor-blade crack opening and direct tensile test. The fractured surfaces after direct tensile test were also investigated by the optical microscope as well as $\alpha$-STEP gauge. The interface bonding energy was 1140mJ/m$^2$ at the annealing temperature of $430^{\circ}C$. The fracture strength was about 21MPa at the temperature of $430^{\circ}C$. These mechanical properties were not reported with the conventional furnace annealing or rapid thermal annealing method at the temperature below $500^{\circ}C$. Our results imply that the bonded wafer pair could endure CMP (Chemo-Mechanical Polishing) or Lapping process without debonding, fracture or dopant redistribution.

• Current Photovoltaic Research
• /
• 제5권2호
• /
• pp.55-58
• /
• 2017

We investigated the influences of dielectric thin film coating on the optical characteristics of c-Si wafers with nanocone (NC) arrays using finite-difference time-domain (FDTD) simulations. Dielectric thin films on high-refractive-index surface can lower optical reflection and reflection dips appear at the wavelengths where destructive interference occurs. The optical reflection of the NC arrays was lower than that of the dielectric-coated planar wafer in broad wavelength range. Remarkable antireflection effects of the NC array could be attributed to beneficial roles of the NCs, including the graded refractive index, multiple reflection, diffraction, and Mie resonance. Dielectric thin films modified the optical reflection spectra of the NC arrays, which could not be explained by the interference alone. The optical properties of the dielectric-coated NC arrays were determined by the inherent optical characteristics of the NC arrays.

• 한국재료학회지
• /
• 제10권9호
• /
• pp.601-606
• /
• 2000

Ni mono-silicide는 선폭이 0.15$\mu\textrm{m}$이하에서도 전기저항이 커지는 현상이 없고 Ni와 Si이 1:1로 반응하기 때문에 얇은 실리사이드의 제조가 가능하고 도펀트의 재분포 현상을 감소시킬수 있다. 따라서 0.15$\mu\textrm{m}$급 이하 디바이스에 사용이 기대되는 NiSi의 제조를 위한 Ni 박막의 증착조건 확보와 열처리 조건에 따른 NiSi의 기초 물성조사를 수행하였다. Ni mono-silicide는 sputter의 물리적 증착방법으로 Ni 박박을 증착후 관상로를 상용하여 $150~1000^{\circ}C$ 온도 범위에서 제조하였다. 그후 SPM을 이용하여 각 시편의 표면조도를 측정하였고, 미세구조와 성분분석은 EDS가 장착된 TEM을 사용하여 측정하였다. 각 열처리 온도별 생성상의 전기적 성질은 4 point probe로 측정하였다. 본 연구의 결과, SPM은 비파괴 방법으로 NiSi가 NiSi$_2$로 변태되었는지 확인할 수 있는 효과적인 공정모니터링 방법임을 확인하였고, $800^{\circ}C$이상 공온 열처리에 잔류 Ni의 산화방지를 의해 산소분압의 제어가 $Po_2$=1.5$\pm$10(sup)-11색 이하가 되어야 함을 알 수 있었으며, 전지적 특성실험으로부터 본 연구에서 제조된 박막의 NiSi$\longrightarrow$NiSi$_2$ 상태변온도는 $700^{\circ}C$라고 판단되었다.

• 한국전기전자재료학회논문지
• /
• 제16권8호
• /
• pp.657-662
• /
• 2003

This paper presents a new fabrication method of selective SiGe epitaxial growth at 650 $^{\circ}C$ on (100) silicon wafer with oxide patterns by reduced pressure chemical vapor deposition. The new method is characterized by a cyclic process, which is composed of two parts: initially, selective SiGe epitaxy layer is grown on exposed bare silicon during a short incubation time by SiH$_4$/GeH$_4$/HCl/H$_2$system and followed etching step is achieved to remove the SiGe nuclei on oxide by HCl/H$_2$system without source gas flow. As a result, we noted that the addition of HCl serves not only to reduce the growth rate on bare Si, but also to suppress the nucleation on SiO$_2$. In addition, we confirmed that the incubation period is regenerated after etching step, so it is possible to grow thick SiGe epitaxial layer sustaining the selectivity. The effect of the addition of HCl and dopants incorporation was investigated.