• BMB Reports
• /
• 제39권2호
• /
• pp.167-170
• /
• 2006

Bovine adenosine deaminase undergoes a nondenaturational conformational change at $29^{\circ}C$ upon heating which is characterized by a large increase in heat capacity. We have determined the transition state thermodynamics of the conformational change using a novel application of differential scanning calorimetry (DSC) which employs very slow scan rates. DSC scans at the conventional, and arbitrary, scan rate of $1^{\circ}C/min$ show no evidence of the transition. Scan rates from 0.030 to $0.20^{\circ}C/min$ reveal the transition indicating it is under kinetic control. The transition temperature $T_t$ and the transition temperature interval ${\Delta}T$ increase with scan rate. A first order rate constant $k_1$ is calculated at each $T_t$ from $k_1\;=\;r_{scan}/{\Delta}T$, where $r_{scan}$ is the scan rate, and an Arrhenius plot is constructed. Standard transition state analysis reveals an activation free energy ${\Delta}G^{\neq}$ of 88.1 kJ/mole and suggests that the conformational change has an unfolding quality that appears to be on the direct path to the physiological-temperature conformer.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제14권3호
• /
• pp.345-355
• /
• 2014

Today's System-on-a-Chip (SoC) is designed with reusable IP cores to meet short time-to-market requirements. However, the increasing cost of testing becomes a big burden in manufacturing a highly integrated SoC. In this paper, an efficient parallel scan test technique is introduced to minimize the test application time. Multiple scan enable signals are adopted to implement scan architecture to achieve optimal test application time for the test patterns scheduled for concurrent scan test. Experimental results show that testing times are considerably reduced with little area overhead.

• 비파괴검사학회지
• /
• 제13권3호
• /
• pp.7-13
• /
• 1993

AISI 4130 금속재를 사용한 균열 컴팩터 인장시편의 파괴거동이 음향방출(AE) 및 초음파 C-scan을 이용하여 조사되었다. 모든 시편들을 특정 수준의 하중까지 증가시키면서, 크랙 개구변위 (COD)와 더불어 여러가지의 음향방출 인자들을 얻었다. 크랙 선단의 크랙 개구변위와 손상(소성)역을 계산하기 위하여 탄소성 유한요소 해석이 수행되었다. 펄스-반사, 침수형으로한 초음파 C-scan은 손상역 크기와 상사시키기 위하여 행해졌다. 유한요소 해석 결과와 측정된 크랙개구변위는 만족할 정도로 일치하였다. 음향방출 결과에서, 시험시편들은 연성거동을 나타내었다. 총 사상수대 크랙 개구변위의 기울기는 크랙 개시점을 결정하는 데에 유용하였다. 예비 시험적인 C-scan 화상은 손상역의 초음파 진폭변화를 보여주었고, 손상역의 형상 및 크기가 유한요소 결과와 정성적으로 부합되었다. 손상역 크기에 관한 추가적인 연구가 요약되었다.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제12권3호
• /
• pp.286-292
• /
• 2012

Scan techniques are almost mandatorily adopted in designing current System-on-a-Chip (SoC) to enhance testability, but inadvertently secret keys can be stolen through the scan test channels of crypto SoCs. An efficient scan design technique is proposed in this paper to protect the secret key of an Advanced Encryption Standard (AES) core embedded in an SoC. A new instruction is added to IEEE 1149.1 boundary scan to use a fake key instead of user key, in which the fake key is chosen with meticulous care to improve the testability as well. Our approach can be implemented as user defined logic with conventional boundary scan design, hence no modification is necessary to any crypto IP core. Conformance to the IEEE 1149.1 standards is completely preserved while yielding better performance of area, power, and fault coverage with highly robust protection of the secret user key.

• 전자공학회논문지C
• /
• 제35C권12호
• /
• pp.49-58
• /
• 1998

본 논문에서는 무고정 부분 스캔 테스트 방법을 위한 새로운 스캔 선택 알고리즘에 대하여 논한다. 무고정 부분 스캔 테스트 방법은 모든 플립-플롭을 스캔하지 않는다는 점을 제외하면 완전 스캔과 동일한 테스트 방법이다. 이 테스트 방법은 테스트 벡터를 입력, 인가, 혹은 적용 등, 어느 때에도 스캔, 비스캔 중 어느 플립-플롭의 데이터 값도 고정하지 않는다. 제안된 스캔 선택 알고리즘은 무고정 부분 스캔 테스트 방법에서 완전 스캔 고장 검출율을 거의 유지하면서 많은 플립-플롭을 스캔하지 않게 한다.

• 전자공학회논문지C
• /
• 제35C권3호
• /
• pp.1-15
• /
• 1998

In this paper, we propose a partial scan test method which can be applied to large VLSI designs. In this method, it is not necessary to hold neither scanned nor unscanned flip-flops during scan in, test application,or scan out. This test method requires almost identical design for testability modification and test wave form when compared to the full scan test method, and the method is applicable to large VLSI chips. The well known FAN algorithm has been modified to devise to sequential ATPG algorithm which is effective for the proposed test method. In addition, a partial scan algorithm which is effective for the proposed test method. In addition, a partial algorithm determined a maximal set of flip-flops which gives high fault coverage when they are unselected. The experimental resutls show that the proposed method allow as large as 20% flip-flops to remain unscanned without much decrease in the full scan fault coverage.

• 한국콘텐츠학회논문지
• /
• 제5권1호
• /
• pp.229-236
• /
• 2005

System-On-a-Chip(SOC)을 테스트하는 동안에 요구되는 테스트 시간과 전력소모는 SOC내의 IP 코어의 개수가 증가함에 따라서 매우 중요하게 되었다. 본 논문에서는 수정된 스캔 래치 재배열을 사용하여 scan-in 전력소모와 테스트 데이터의 양을 줄일 수 있는 새로운 알고리즘을 제안한다. 스캔 벡터 내의 해밍거리를 최소화하도록 스캔 래치 재배열을 적용하였으며 스캔 래치 재배열을 하는 동안에 스캔 벡터 내에 존재하는 don't care 입력을 할당하여 저전력 및 테스트 데이터 압축을 하였으며 ISCAS 89 벤치마크 외호에 적용하여 모든 경우에 있어서 테스트 데이터를 압축하고 저전력 스캔 테스팅을 구현하였다.

• 대한전자공학회논문지SD
• /
• 제47권2호
• /
• pp.77-86
• /
• 2010

본 논문은 Advanced Encryption Standard(AES) 암호화 코아가 내장된 System-on-a-Chip(SoC)의 스캔 기반 사이드 채널 공격에 의해 발생될 수 있는 비밀 키 정보 누출 방지를 위한 효과적인 스캔 설계 기술을 제안한다. 본 논문에서 제안하는 시큐어 스캔 설계 기술은 IEEE 1149.1의 명령어 방식을 사용하여 거짓 키를 이용한 테스트를 진행한다. 또한 어플리케이션에 최적화 되어있는 암호화 IP 코아를 수정하지 않고 적용을 할 수 있다. SoC상의 IEEE 1149.1 제어기 표준을 유지하며 기존 방식에 비해 낮은 면적오버헤드 및 전력 소모량을 갖는 기술을 제안한다.

• 대한의용생체공학회:학술대회논문집
• /
• 대한의용생체공학회 1996년도 추계학술대회
• /
• pp.157-160
• /
• 1996

In this paper, reconstruction algorithms of spiral scan imaging which has been used for ultra fast magnetic resonance imaging have been reviewed, and some simulation results using two different algorithms are reported. Since the trajectory of the spiral scan in k-space is the spiral, reconstruction of the spiral scan is not as straight forward as that used in Fourier imaging technique where the sampling points are usually on the rectangular grids. Originally the reconstruction of the spiral scan imaging was based on the convolution backprojection algorithm modified with a shift term, however, some other reconstruction techniques have also been tried by remapping sampling points from spiral trajectory to Cartesian grids. Some experimental aspects of MR spiral scan imaging will also be addressed.

• 한국정밀공학회지
• /
• 제16권7호
• /
• pp.32-39
• /
• 1999

Digital signal processor (DSP) is used to obtain the peak value and the time difference of ultrasonic signals, to make digital filter, and to derive mathematical transformation from analog circuit. In this study, C-scan system and control program have been developed to high speed data acquisition. This system consists of signal processing parts (DSP, oscilloscope, pulser/receiver, digitizer), scanner, and control program. The developed system has been applied to a practical ultrasonic testing in overlay weld, and demonstrated high speed with precision