• 대한전자공학회논문지SD
• /
• 제46권2호
• /
• pp.50-56
• /
• 2009

SoC(System on Chip)는 버스 아키텍처 안에 여러 개의 마스터, 슬레이브, 아비터 그리고 디코더로 구성되어 있다. 마스터는 CPU, DMA, DSP 둥과 같이 데이터 트랜잭션을 발생시키는 블록이고, 슬레이브는 SRAM, SDRAM, 레지스터 등과 같이 데이터 트랜잭션에 응답하는 블록이다. 또한 아비터는 마스터가 동시간대에 버스를 이용할 수 없기 때문에 이를 중재하는 역할을 수행하는데, 어떠한 중재 방식을 선택하는가에 따라 SoC의 성능이 크게 바뀔 수 있다. 일반적인 중재 방식에는 fixed priority 방식, round-robin 방식, TDM 중재 방식 등이 있다 본 논문에서는 TLM 알고리즘을 구성하여 일반적인 중재방식을 TLM 시뮬레이션을 통해 비교 분석하였다. 또한 새로운 중재 방식인 하이브리드 버스 중재 방식을 제안하고 다른 중재 방식과 비교하여 성능을 검증하였다.

• 전자공학회논문지B
• /
• 제30B권2호
• /
• pp.33-43
• /
• 1993

Lock mechanism is essential for synchronization on the multiprocessor systems. Lock mechanism needs to reduce the time for lock operation in low lock contention. Lock mechanism must consider the case of the high lock contention. The conventional lock control scheme in memory results in the increase of bus traffic and memory utilization in lock operation. This paper suggests a lock scheme which stores the lock data in cache and manages it efficiently to reduce the time spent in lock operation when the lock contention is low on a multiprocessor system built on HiPi-bus(Highly Pipelined bus). This paper also presents the design of the HIPi-CLOCK (Highly Pipelined bus Cache LOCK mechanism) which transfere the data from on cache to another when the lock contention is high. The designed simulator compares the conventional lock scheme which controls the lock in memory with the suggested HiPi-CLOCK scheme in terms of the RMW(Read-Modify-Write) operation time using simulated trace. It is shown that the suggested lock control scheme performance is over twice than that of the conventional method in low lock contention. When the lock contention is high, the performance of the suggested scheme increases as the number of the shared lock data increases.

• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2013년도 춘계학술대회
• /
• pp.345-348
• /
• 2013

본 논문은 온칩 버스 데이터의 압축 전송을 위한 방법을 제안한다. 영상 해상도의 가파른 증가와 함께 멀티미디어 프로세서의 온칩 버스의 데이터 트래픽은 빠르게 증가하고 있어 많은 SoC 칩들이 성능 저하를 경험하고 있다. IP 코어는 bus grant 신호를 얻는 데 많은 시간이 소요되는데 본 논문은 이 시간을 활용하여 간단한 버스 데이터 압축 전송을 하는 방법을 소개한다. 그 방법으로 하드웨어 구현하여 VC-1 디코더 프로세서에 적용함으로써 평균 매크로 블록 처리 시간을 각각 sd 영상은 13.6%, hd 영상은 13.1%까지 줄일 수 있음을 확인하였다.

• 한국정보처리학회논문지
• /
• 제6권8호
• /
• pp.2196-2203
• /
• 1999

본 논문은 데이터패스 합성에서의 버스 스케줄링 문제와 레지스터의 최적화 방법을 다룬 것이다. 스케줄링은 DFG(Data Flow Graph)의 연산을 제어스텝(control step)에 할당하는 과정으로서, 주어진 조건을 만족하는 범위 내에서 비용함수(cost function)의 최소화에 목적을 둔다. 이를 위해 본 논문에서는, 연산자 배치를 위한 하드웨어 할당(hardware allocation) 과정에서의 설계비용을 최소화시키기 위해, 연산결과를 저장하는 레지스터(register)와 연산간의 이동 통로인 버스(bus)의 최적화 기법을 논하였다. 특히, 하드웨어 할당과정의 중요한 과제인 버스와 레지스터의 최소화 기법을 논하였으며, 레지스터의 최적화는 스케줄링이 완료된 후의 결과를 이용하였다. 실험대상으로는 벤치마크 모델인 5차 디지털 웨이브필터(5th-order digital wave filter)를 사용하였으며, 본 논문의 결과를 기존결과와 비교함으로써, 본 논문의 효용성을 입증하였다. 모든 실험결과는 구조형태의 선형정수계획법(ILP : Integer Linear Programming)을 이용함으로써, 모든 경우에 언제나 최적의 결과를 얻을 수 있도록 하였다.

• 한국정보과학회논문지:시스템및이론
• /
• 제26권9호
• /
• pp.1073-1082
• /
• 1999

본 논문에서는 시스템 내의 프로세서들을 효과적으로 사용하기 위한 적응적 프로세서 할당 정책을 제안한다. 프로그램의 병렬성을 향상시키기 위하여 일반적으로 병렬 처리에 사용될 프로세서 개수를 증가시킨다. 그러나 증가된 프로세서들은 그레인 크기에 변화를 일으키며 이는 캐쉬 성능에 영향을 미친다. 특히 대역이 제한된 공유 버스를 사용하는 시스템에서는 프로세서 개수의 증가는 공유 버스에 대한 접근 경쟁을 크게 증가하므로 버스에서 대기하는 시간이 프로세서 증가에 의한 계산 능력 이득을 상쇄시키는 주요한 원인이 되고 있다. 본 논문에서 제안한 적응적 프로세서 할당 정책은 프로그램이 수행되는 도중에 임의의 기간동안 공유버스에 대기중인 프로세서 분포에 관한 정보를 얻는다. 그리고 이 정보를 바탕으로 프로세서 개수를 변경하는 방법이다. 모의 시험에서 적응적 프로세서 할당 정책은 프로그램들의 버스 트래픽 특성에 따른 최적의 적합한 프로세서 개수를 발견함을 보인다. 그리고 적응적 프로세서 할당 정책은 고정된 프로세서 개수를 사용한 가장 좋은 성능보다는 다소 떨어진 성능을 나타내었으나 시스템의 프로세서 활용성을 높여 효과적 시스템 사용에 기여함을 보인다. Abstract In this paper, the adaptive processor allocation policy is suggested to make effective use of processors in system. To enhance the parallelism, the number of processors used in the parallel computing may be increased. However, increasing the number of processors affects the grain size of the parallel program. Therefore, it affects the cache performance. In particular, when the shared bus is employed, since increasing the number of processors can result in a significant amount of contention to achieve the shared-bus, the increased computing power is offset by the bus waiting time due to these contentions. The adaptive processor allocation policy acquires the information about the distribution of waiting processors on shared bus for any execution period of programs. And it changes the number of processors working in parallel processing during the program's run. Our simulation results show that the adaptive processor allocation policy finds the optimum feasible number of processors based on the bus traffic characteristic of programs. Thus, it contributes to effective system utilization, even though it performs slightly less efficiently than using a fixed number of processors with the best performance.

• 한국정보과학회논문지:정보통신
• /
• 제30권4호
• /
• pp.494-503
• /
• 2003

IEEE 1394 고속 직렬 버스(이하 IEEE 1394 혹은 버스)는 실시간 데이타 및 일반 패킷 데이타 전송을 위해 가전제품군과 PC 간의 고속 멀티미디어 통신을 저가로 제공한다. IEEE 1394의 전송 모드는 크게 비동기와 등시성 모드가 있어, 비동기 모드는 최선형 서비스를 제공하고, 등시성 전송 모드는 대역폭을 예약해 QoS를 보장한다. 본 논문은 링크 계층 및 응용 계층 수준에서 IEEE 1394의 성능을 분석하고 각 전송 모드를 비교한다. 응용 계층 수준의 성능 분석을 위해 1394 계층과 상위 계층 사이에 필요한 대표적인 인터페이스인 고정 방식과 적응적 방식을 시스템에 적용하고, 이를 각기 폴링 시스템으로 분석한다. 그리고 분석 모델의 타당성을 시뮬레이션을 통해 확인한다. 그 결과, IEEE 1394의 데이타 전송모드를 적응적으로 선택하여 버스 접근 지연시간을 줄이고 대역폭 낭비를 막아 버스 이용률을 높일 수 있음을 보였다.

• 한국항행학회논문지
• /
• 제20권6호
• /
• pp.588-594
• /
• 2016

고령화 사회가 다가옴에 따라 교통약자가 증가하는 추세이며, 이에 따라 대중교통에 대한 문제점은 다발적으로 발생하고 있다. 발생하는 대부분의 문제점은 버스 운전기사가 탑승할 승객을 인지 못하고 정류장을 지나치는 것이다. 본 논문에서는 이러한 문제점을 해결하기 위해 IoT기반의 버스 알림 서비스 시스템을 개발하였다. 개발한 시스템은 공공데이터를 이용하여 버스 노선을 확보한 뒤 GPS정보를 이용하여 사용자에게 정류장 위치를 알려주고 버스 운전기사에게 탑승해야하는 손님의 정보를 전달하는 시스템이다. Application을 만들어 각 지역별로 실외에서 실제 움직이는 차량의 위치를 GPS로 수신한 후 데이터를 전송하는 방법을 통해 연구를 진행하였다. 실험 결과 사람이 많은 경기지역에서도 승객의 위치를 제대로 판별하는 것을 확인할 수 있었으며, 평균오차거리는 31m 이며, 오류로 처리해야 할 데이터를 제외할 경우 19m 로 높은 신뢰성을 제공한다.

• 대한전자공학회논문지SD
• /
• 제45권12호
• /
• pp.15-21
• /
• 2008

SoC와 같이 많은 컴포넌트로 구성된 버스 토폴로지(topology)에서는 여러 버스가 계층적으로 나누어져 있으며, 버스간에는 브릿지로 연결되어 있다. 브릿지 토폴로지는 버스 내에서 컴포넌트의 동시 통신이 가능하기 때문에 버스의 성능을 획기적으로 향상시킬 수 있다. 그러나 버스간의 데이터 전송이 발생할 때, 브릿지 블록에서 레이턴시가 증가할 수 있다. 본 연구에서는 다양한 종류의 브릿지 토폴로지에 대해 살펴보고, 각각의 장단점을 분석해 보았으며, 성능, IP의 재사용, 타이밍 마진, 게이트 수, 설계 마진 등의 측면에서 우수한 성능을 보여주고 있는 플라잉 브릿지 토폴로지에 대해 제안하고 있다. 기존 버스 브릿지는 단지 버스간의 데이터를 교환하는 역할을 하지만, 플라잉 브릿지는 버스와 슬레이브 간에 직접 통신을 통해 데이터 전송하는 특징을 갖는다. 위와 같은 직접 통신방법은 공용버스의 트래픽 부담을 줄일 수 있으며 고성능의 브릿지 통신을 가능하게 할 수 있다.

• 한국콘텐츠학회논문지
• /
• 제13권8호
• /
• pp.458-465
• /
• 2013

기존의 버스정보시스템(BIS)은 주로 공급자 중심의 운영 및 관리체계로 시설도입과 전국 확산을 목적으로 하고 있으며, 지하철 역, 버스정류장, 환승역 등과 같은 주요 교통지점에 GPS 단말기, Windows CE, Win XP embeded 및 LCD 패널로 구성된 하드웨어 장비를 설치하여 일방향 대중교통 정보를 제공하고 있기 때문에 시스템 운용 및 유지보수에 많은 비용과 인력이 소요된다. 본 연구는 GPS 단말기 및 기타 하드웨어 장치를 사용하지 않고 스마트폰과 데이터 서버 네트워크를 활용하여 저비용으로 운용 및 유지보수가 가능한 버스운행정보시스템을 설계하고 구현하였다. 본 시스템은 하드웨어 장치를 이용한 대도시권의 버스운행정보시스템보다 매우 저렴한 비용으로 도심 외곽 지역 및 지방 중소 도시에 서비스할 수 있으며, 기능상으로는 운행노선 디자인 기능, 노선 지도상의 실시간 위치표시 및 운행 통계분석 기능 등 제반 기능을 제공함으로써, 사용자 편의성을 극대화할 수 있으면 사용자 만족도를 향상시킬 수 있다.

• 정보처리학회논문지A
• /
• 제13A권6호
• /
• pp.495-500
• /
• 2006

유비쿼터스 컴퓨팅 환경의 관심과 요구가 고조됨에 따라 다양한 상황에 능동적이고 지능적인 에이전트의 역할이 점차 중요시 되고 있다. 이러한 에이전트는 ACL(Agent Communication Language)을 통신 언어로 사용하여 에이전트간 자율적인 상호 운용성 문제를 해결하기 위해 정보를 교환 한다. 본 논문에서는 소프트웨어 에이전트의 국제표준화 단체인 FIPA(Foundation for Intelligent Physical Agents)의 에이전트 프레임워크와 CORBA 이벤트 서비스 기반으로 자체 개발한 인포메이션 버스 어댑터간의 효율적인 통신을 보장하는 상호 운용성 기법을 제안한다. 비에이전트 플랫폼인 인포메이션 버스 어댑터와 JADE 플랫폼간 통신(메시지 교환)을 보장하기 위한 인터페이스인 EMTI(Efficient Message Transport Interface) 설계 및 구현 방법에 대해 살펴보고, 이기종 플랫폼간 다량의 메시지를 송수신하여 그 안정성과 성능에 대해 평가한다.