• 대한전자공학회논문지SD
• /
• 제44권12호
• /
• pp.25-30
• /
• 2007

본 논문에서는 Gb/s 동작과 같은 고속 동작에 적합한 새로운 버스트 모드 광 송신기 구조를 제시하였다. 이 구조로써 디지털적으로 제어되는 APC 회로를 포함하는 EPON용 버스트-모드 광 송신기를 상용 0.8m BiCMOS 기술을 이용하여 제작하였다. 제작된 광 송신기는 1.25Gb/s에서 잘 동작했고 53.3ps의 지터, 191ps기 상승시간 및 258ps의 하강시간을 갖는 양호한 아이패턴을 보였다. APC 기능의 특성을 파악하기 위해 외부 전압 $V_{REF}$를 증가시키며 출력광의 전력을 측정했다. 광 전력은 0.293mW/V의 비율로 $V_{REF}$에 선형적으로 비례하였다.

• 대한전자공학회논문지SD
• /
• 제40권12호
• /
• pp.31-38
• /
• 2003

본 논문에서는 클리퍼(clipper)의 고속 동작 특성을 활용하여 자동 이득제어 회로의 정착시간(settling time)을 극히 짧게 구현할 수 있는 새로운 구조의 자동 이득제어 회로를 제안하였다. 제안한 자동 이득제어 회로에 대해서 해석적으로. 동작특성을 분석했다. 아울러 상용 파운드리(foundry)를 이용하여 1.2Gbps EPON 시스템용 버스트 모드 전치증폭회로를 설계하여 그 특성을 해석 결과와 비교 검증했다. 설계된 회로의 특성은 해석 결과와 잘 일치했으며 1㎱ 이하의 극히 짧은 정착시간(settling time)이 구현되고 있음을 확인 할 수 있었다

• 한국항행학회논문지
• /
• 제13권3호
• /
• pp.337-343
• /
• 2009

본 논문에서는 D8PSK 변조 방식을 이용하는 VDL Mode-2 수신기에 적용 가능한 버스트 모드 심벌 타이밍 복원기를 제안하고 성능 분석과 연동실험을 실시하였다. IIR 루프필터를 사용하여 심볼 타이밍 에러를 최소화 하는 방식은 수렴 속도가 늦기 때문에 버스트 모드에 적용하기 곤란하다. 즉 빠른 수렴 특성이 중요시 된다. 본 논문에서 제안한 방식은 프리앰블을 이용하여 초기 동기가 이루어진 후 최대 심벌 전력을 갖는 방향으로 한 샘플 빠르게 또는 한 샘플 느리게 샘플 클럭을 이동하여 최적의 심벌을 취하는 방식이다. 제안된 방식을 적용한 수신기와 호주 ADS사 송신 장비와 연동 시험한 결과 100 ppm 이상에서도 잘 동작함을 확인하였다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2000년도 추계종합학술대회 논문집(1)
• /
• pp.109-112
• /
• 2000

The satellite communications are expected to play an important role to provide broadband multimedia services in the 21st century. According to this requirements, this paper describes the design and implementation of ATM-based high speed satellite modem ASIC chipset. The ASIC chip consists of three main parts, CODEC, Modulator and Demodulator. It supports burst and continuous mode operation with TDMA frame consisted of Reference bursts, Inbound burst, and Traffic burst. The maximum transmission rate is OC-3 (155Mbps) and the maximum operating clock speed is 220MHz. This ASIC chip was implemented with 0.25um CMOS technology.

• 전자공학회지
• /
• 제30권3호
• /
• pp.287-287
• /
• 2003

• 전자공학회지
• /
• 제30권3호
• /
• pp.73-80
• /
• 2003

• 전력전자학회논문지
• /
• 제14권4호
• /
• pp.299-306
• /
• 2009

최근 대기전력저감기능을 갖는 PWM IC를 적용한 플라이백 컨버터는 대기전력 모드 시 Burst 스위칭 동작에 의해 전력소모를 최소화 할 수 있지만 경 부하 및 대기전력모드 시 변압기를 통해 흐르는 큰 자화전류에 의해 여전히 낮은 효율특성을 가지는 문제점이 있었다. 본 논문에서는 경 부하 및 대기전력모드 동작 시 자화전류를 최 소화함으로 효율을 개선한 회로를 제안하였으며 50인치 PDP TV PSU (Power Supply Unit)에 있어서 대기전력 및 보조전원으로 사용된 70W 플라이백 컨버터에 적용 실험하여 보았다.

• 전력전자학회논문지
• /
• 제16권1호
• /
• pp.88-95
• /
• 2011

본 논문은 다중출력 스위칭-모드 전원 공급 장치에서 변압기 2차 측의 출력전압 안정을 위하여, 일반적으로 사용하는 선형 전압조절기의 피드백 보상기의 제어신호를 이용하여 부하 전류정보를 측정하고, 모든 부하가 경부하 상태일 경우에만 대기전력 모드로 동작하도록 하였다. 기존 방식은 주제어기 출력의 부하상태에만 의존하여, 나머지 2차측 출력의 부하상태와 상관없이 대기전력을 저감하기 위한 간헐 스위칭 모드 (burst mode) 제어로 들어가는 문제가 있다. 기존의 전류센서 혹은 저항을 이용하여 부하전류 정보를 얻는 방식이 아닌 선형전압 조절기를 이용하여 시스템을 저가격화 하였으며 모든 출력이 경부하일 경우에만 대기모드로 전환 하도록 하여 출력전압의 신뢰성을 향상시켰다. 본 논문에서는 제안된 제어기 회로의 동작원리를 설명하고 시뮬레이션으로 검증 하였으며 25W급 하드웨어를 구현하여 제안된 회로를 검증한다.

• 한국통신학회논문지
• /
• 제21권4호
• /
• pp.984-995
• /
• 1996

Data errors according to the various noises caused in the satellite communication links are corrected by the Viterbi decoding algorithm which has extreme error correcting capability. In this paper, we designed and implemented a convolutional encoder and Viterbi decoder ASIC which is used to encode the input data at the transmit side and correct the errors of the received data at the receive side for use in the VSAT communication system. And this chip may be used in any BPSK, QPSK, or OQPSK transmission system. The ambiguity resolver corrects PSK modem ambiguities by delaying, interting, and/or exchanging code symbol to restore their original sequence and polarity. In case of previous decoding system, ambiguity state(AS) of data is resolved by external control logic and extra redundancy data are needed to resolve AS. But, by adopting decoder proposed in this paper, As of data is resolved automatically by internal logic of decoder in case of continuous mode, and by external As line withoug extra redudancy data in burst mode case. So, decoding parts are simple in continuous mode and transmission efficiency is increased in bust mode. The features of this chip are full duplex operation with independent transmit and receive control and clocks, start/stop inputs for use in burst mode systems, loopback function to verify encoder and decoder, and internal or external control to resolve ambinguity state. For verification of the function and performance of a fabricated ASIC chip, we equiped this chip in the Central and Remote Earth Station of VSAT system, and did the performance test using the commerical INTELSAT VII under the real satellite link environmens. The results of test were demonstrated the superiority of performance.

• International Journal of Naval Architecture and Ocean Engineering
• /
• 제7권3호
• /
• pp.435-451
• /
• 2015

Evaluation of the performance of aging structures is essential in the oil and gas industry, where the inaccurate prediction of structural performance can have significantly hazardous consequences. The effects of structure failure due to the significant reduction in wall thickness, which determines the burst strength, make it very complicated for pipeline operators to maintain pipeline serviceability. In other words, the serviceability of gas pipelines and elbows needs to be predicted and assessed to ensure that the burst or collapse strength capacities of the structures remain less than the maximum allowable operation pressure. In this study, several positions of the corrosion in a subsea elbow made of API X42 steel were evaluated using both design formulas and numerical analysis. The most hazardous corrosion position of the aging elbow was then determined to assess its serviceability. The results of this study are applicable to the operational and elbow serviceability needs of subsea pipelines and can help predict more accurate replacement or repair times.