• KSII Transactions on Internet and Information Systems (TIIS)
• /
• 제14권11호
• /
• pp.4537-4556
• /
• 2020

This research was based on the study conducted by Khodaei et al. (2012), namely, the least-significant-bit (LSB) substitution combined with the pixel-value differencing (PVD) steganography, and presented an improved irreversible image steganography method. Such a method was developed through integrating the improved LSB substitution with the modulus function-based PVD steganography to increase steganographic capacity of the original technique while maintaining the quality of images. It partitions the cover image into non-overlapped blocks, each of which consists of 3 consecutive pixels. The 2nd pixel represents the base, in which secret data are embedded by using the 3-bit LSB substitution. Each of the other 2 pixels is paired with the base respectively for embedding secret data by using an improved modulus PVD method. The experiment results showed that the method can greatly increase steganographic capacity in comparison with other PVD-based techniques (by a maximum amount of 135%), on the premise that the quality of images is maintained. Last but not least, 2 security analyses, the pixel difference histogram (PDH) and the content-selective residual (CSR) steganalysis were performed. The results indicated that the method is capable of preventing the detection of the 2 common techniques.

• 한국통신학회논문지
• /
• 제29권8A호
• /
• pp.942-949
• /
• 2004

본 논문은 Ubiquitous ID 시스템의 고속 충돌 방지 알고리즘을 제안하고 분석한다. 제안한 Ubiquitous ID 시스템에서의 고속 충돌 방지 알고리즘과 기존의 이진 탐색 알고리즘, time slot을 이용한 slotted 이진 트리 알고리즘, 그리고 Auto-ID 센터에서 제안한 bit-by-bit 이진 트리 알고리즘을 수학적으로 비교 및 분석하였다. 수학적 분석 결과는 OPNET 모의실험을 통하여 그 결과를 검증하였다. 분석결과에 의하면 제안한 알고리즘의 성능이 기존의 충돌 방지 알고리즘 중 가장 좋은 성능을 보이는 bit-by-bit 이진 트리 알고리즘과 비교할 때 리더의 전송요구에 응답한 순차적인 태그의 개수가 20개일 경우에는 약 5%정도의 성능이 향상되었으며 리더의 전송요구에 응답한 태그의 개수가 200개일 경우에는 100%의 성능이 향상되었다.

• 대한전자공학회논문지TC
• /
• 제44권8호
• /
• pp.17-22
• /
• 2007

본 논문에서는 1-bit 샘플러를 사용한 비동기식 초광대역 임펄스 수신기의 임계값 추정 알고리즘을 제안하였다. 수신된 신호의 에너지를 측정하여 임계값을 추정하는 기존의 방식과 달리 제안된 임계값 추정 알고리즘은 1-bit 샘플러를 통과한 이진 데이터만을 사용함으로써 하드웨어적인 복잡도를 크게 낮추었으며, 이론적인 최적 임계값에 근접한 성능을 나타내었다. 제안된 임계값 추정 알고리즘은 이론적인 검증과 함께 IEEE 802.15.4a의 채널 모델을 이용한 컴퓨터 모의실험을 통해 성능을 입증하였다.

• 대한전자공학회논문지SD
• /
• 제41권4호
• /
• pp.83-90
• /
• 2004

본 논문은 메모리 크기의 제약을 많이 받는 내장형 마이크로프로세서의 문제를 해결하기 위해 32-bit 명령어와 24-bit, 16-bit 명령어를 혼합 사용하여 3가지 명령어 모드를 갖는 새로운 명령어 셋(X32V ISA)을 제안하였으며, 이를 기반으로 32-bit 5 stage pipeline RISC 마이크로프로세서를 설계하였다. 이를 검증하기 위해서 X32V ISA 전용 시뮬레이터를 이용하여 멀티미디어 프로그램의 프로그램 코드 사이즈를 산출하였다. 그 결과로 Light mode와 Ultra light mode는 Default mode에 비해 각각 최소 8%, 27%의 프로그램 코드 사이즈 감소를 확인하였으며, Xilinx FPGA를 이용하여 33MHz 동작 환경에서 X32V ISA의 모든 명령어 수행을 검증하였다.

• 마이크로전자및패키징학회지
• /
• 제12권2호
• /
• pp.175-179
• /
• 2005

본 논문에서는 평행 결합선로를 이용하여 구조가 간단하고 광대역 특성을 갖는 $180^{\circ}$ bit X-대역 위상 변이기를 설계하고 마이크로머시닝 (micromachining) 공정을 이용하여 제작하였다. 이 위상 변이 기는 한쪽 끝이 접지된 $90^{\circ}$ 평행 결합선로와 한쪽 끝이 단락된 $90^{\circ}$ 평행 결합선로를 병렬로 연결한 구조를 갖는다. 이분법 이론에 의해 $180^{\circ}$ bit 위상 변이기에 대한설계 공식을 유도하고, 이를 적용하여 중심주파수 10GHz에서 대역폭 6GHz, ${\pm}5^{\circ}$의 위상 변이를 갖는 광대역 $180^{\circ}$ bit위상 변이기를 설계, 제작하였다.

• 센서학회지
• /
• 제24권2호
• /
• pp.124-130
• /
• 2015

This paper presents a high performance HIGHT processor that can be applicable for CCM mode. In fact, HIGHT algorithm is a 64-bit block cipher. However, the proposed HIGHT extends the basic block length to 128-bit. The proposed HIGHT is operated as 128-bit block cipher and it can treat 128-bit block at once. Thus, it can be applicable for the various WSN applications that need fast and ultralight 128-bit block cipher, in particular, to be operated in CCM mode. In addition, the proposed HIGHT processor shares the common logics such as 128-bit key scheduler and control logics during encryption and decryption to reduce the area overhead caused by the extension of data block length. From the simulation results, the circuit area and power consumption of the proposed HIGHT are increases as 40% and 64% compared to the conventional 64-bit counterpart. However, the throughput of the proposed HIGHT can be up to two times as fast. Consequently, the proposed HIGHT is useful for USN and handheld devices based on battery as well as RFID tag the size of circuit is less than 5,000 gates.

• 한국정보처리학회:학술대회논문집
• /
• 한국정보처리학회 2012년도 춘계학술발표대회
• /
• pp.1208-1210
• /
• 2012

BIT(Built-In Test)란 S/W 또는 H/W 의 기능 및 상태를 진단하고 오류에 대응하기 위한 방법론으로 기능에 대한 신뢰성 및 빠른 오류 복구를 보장하기 때문에 다양한 분야에서 BIT 처리를 통해 시스템의 안정성을 높이고 있다. 현업에서의 BIT 는 도메인 특성에 따라 처리해야 하는 작업의 변화가 크기 때문에 구조화 되지 않은 형태로 각각 개발되고 있다. 따라서 BIT 개발 시 반복적인 작업이 수반되며 처리 과정의 수정 또는 처리 범위의 확장을 위해서는 많은 시간 및 인력이 요구된다. 이에 본 논문에서는 BIT 처리를 구조화하기 위하여 처리과정에 필요한 정보들을 일반화된 형태로 기록할 수 있도록 하는 BIT 처리 병세 방안과 BIT 처리 명세를 기반으로 한 자동 코드 생성 체계를 제안한다. 이를 통해 개발 과정의 편의성과 생산성을 향상하고 BIT 처리의 유연성과 확장성을 높일 수 있다.

• 한국방송∙미디어공학회:학술대회논문집
• /
• 한국방송공학회 1996년도 학술대회
• /
• pp.175-180
• /
• 1996

In this paper, a new image segmentation method based on merging of two low contrast neighbor regions iteratively is proposed. It is suitable for very low bit rate coding. The proposed method reduces efficiently contour information and preserves subjective and objective image quality. It consists of image segmentation using 4-level hierarchical structure based on mathematical morphology and 1-level region merging structure using the contrast difference of two adjacent neighbor regions. For each segmented region of the third level, two adjacent neighbor regions having low contrast difference value in fourth level based on contrast difference value is merged iteratively. It preserves image quality and shows the noticeable reduction of the contour information, so that it can improve the bottleneck problem of segmentation-based coding at very low bit rate.

• 한국통신학회논문지
• /
• 제22권1호
• /
• pp.53-63
• /
• 1997

In this paper, we present a new macroblock-based bit allocation scheme in multiple MPEG-1 video encoders system and a single multiplexer over a single channel. The proposed scheme models the relations between fate(Bits/MB) and distortion(MSE/MB), rate and quantizer parameter(QP), distortion and quantizer parameter, respectively, in the same form. By using these relations, we minimize the Larangian cost function to obtain a bit allocation scheme based on macroblock unit. Experimental results show that the proposed scheme can reduce MSE compared to other conventional buffer-based rate control methods, i.e. independent buffer control method and shared common buffer control one. And we confirmed, through computer simulation, that the proposed scheme can be effectively modified to maintain the objective quality of a specific video service at a constant level.

• 한국통신학회논문지
• /
• 제21권4호
• /
• pp.822-833
• /
• 1996

The video coding for very low bit rate has recently received considerable attention, but conventional block based transform coding schemes suffer from the blocking effect for the constraints of bit rates. In this paper, we present a video coding sysem suing multi-resolution motion estimation/compensation with variable size block(VMRME/C) and multi-resolution vector quantization(MRVQ) in wavelet transform domain for very low bit rate coding. It is shown that the presented scheme has better performance in the peak signal-to-nose ratio(RSNR) by 0.2-0.6 dB as well as subjective quality than that of conventional block based transform video coding techniques(especially, H. 263 which is DCT based video coding).