• 제목/요약/키워드: Bit plane

검색결과 143건 처리시간 0.034초

상보쿼드 트리를 이용한 영상의 점진적 전송 (Progressive Transmission of Image Using Compact Complementary Quadtree)

  • 김신진;김영모;고광식
    • 정보처리학회논문지B
    • /
    • 제9B권1호
    • /
    • pp.77-82
    • /
    • 2002
  • 영상의 점진적 전송 방식은 데이터의 전송이 진행되는 동안 수신측에서 낮은 해상도의 영상에서부터 점진적으로 더 높은 해상도의 영상으로 해상도를 향상시켜나가는 방법이다. 이것은 데이터 전송의 초기에 영상의 가치를 판단하여 나머지 부분의 전송을 진행하거나 취소할 수 있어 제한된 전송 대역을 효과적으로 이용할 수 있다. 본 논문에서는 효율적인 영상의 점진적 전송을 실현하기 위하여 영상을 비트플래인으로 분리한 후 각 플래인을 상보 쿼드트리 구조로 재구성하였다. 그리고 상보 쿼드트리의 각 레벨과 각 비트플래인의 데이터를 적절한 순서로 전송하여 전송의 초기에 보다 적은 데이터로 영상의 내용을 대체적으로 파악할 수 있도록 하였다.

JPEG2000 MQ CODER의 FPGA 구현에 대한 연구 (A Study Of Implementing MQ CODER In JPEG2000 On FPGA)

  • 정규철;고광철;정재명
    • 대한전자공학회:학술대회논문집
    • /
    • 대한전자공학회 2003년도 하계종합학술대회 논문집 Ⅳ
    • /
    • pp.2267-2270
    • /
    • 2003
  • This paper has been studied to implement MQ encoder in JPEG2000 on FPGA. In the JPEG2000 architecture, Each of coding passes collects contextual information about the bit-plane data. An MQ coder uses contextual information and its internal state to decode a compressed bit-stream. This paper draws up JPEG2000 Standard Part 1: FCD 15444-1 It is simulated with Modelsim and tested with JBIG2 data.

  • PDF

IBM PC VGA용 화상처리 소프트웨어(IMAPRO) (Image Processing Software Package(IMAPRO) for IBM PC VGA)

  • 徐在榮;智光薰
    • 대한원격탐사학회지
    • /
    • 제8권1호
    • /
    • pp.59-69
    • /
    • 1992
  • The IMAPRO sotfware package was mainly focused to provide an algorithm which is capable of displaying various color composite images on IBM PC, VGA(Video Graphic Array) card with no special hardware. It displays the false color images using a low-cost eight-bit place refresh buffer. This produces similar quality to the one obtained from image board with three eight-bit plane. Also, it provides user friendly menu driven method for the user who are not familier with technical knowladge of image processing. It may prove useful for universities, institute and private company where expensive hardware is not available.

와이너 지브 비디오 압축에서의 비트 플레인 상관관계를 이용한 고속 LDPC 복호 방법 (Fast LDPC Decoding using Bit Plane Correlation in Wyner-Ziv Video Coding)

  • 오양근;심혁재;전병우
    • 전자공학회논문지
    • /
    • 제51권4호
    • /
    • pp.160-172
    • /
    • 2014
  • 와이너 지브(Wyner-Ziv) 비디오 압축은 리소스 제한적인 부호화기를 사용하는 다양한 어플리케이션에 있어 상당히 유용하지만, 와이너 지브 복호화기는 상당량의 복잡도를 요구하는 문제점을 가지고 있다. 이러한 복잡도의 주요 원인으로는 LDPC 채널 복호과정을 꼽을 수 있는데, 이는 점진적으로 요구되는 패리티량에 따라 매번 반복적인 채널 복호과정을 거치기 때문이라 할 수 있다. 본 논문에서는 이러한 복잡도의 문제를 해결하기 위해 비트 플레인을 두 개의 그룹으로 나누고, 각 그룹의 패리티 요구량의 예측치를 비트 플레인 간의 상관관계에 근거하여 계산한다. 따라서 제안된 와이너 지브 복호화기는 예측된 최소 패리티 예측량에 따른 패리티를 전송 받은 이후 반복적인 복호 과정을 거치게 된다. 본 제안 방법을 적용할 경우 LDPC 복호 과정의 71% 정도의 시간을 절약할 수 있다.

컬러 이미지의 복잡도를 이용한 적응적 스테가노그라피 (The Adaptive Steganography Using Color Image of Compexity)

  • 고봉수;김장형;양동호
    • 한국콘텐츠학회:학술대회논문집
    • /
    • 한국콘텐츠학회 2006년도 추계 종합학술대회 논문집
    • /
    • pp.250-253
    • /
    • 2006
  • 본 논문은 컬러 이미지에서 비트플레인의 복잡도를 이용한 적응적 스테가노그라피 방법을 제안하였다. 기존에 비트플레인을 이용한 스테가노그라피 방법들은 대용량의 데이터를 삽입하기 위해 고정 임계값과 가중치를 사용하거나 비트플레인에 따라 가변 크기를 구하여 정보를 삽입하는 반면에 본 논문에서는 컬러이미지에서, 각 커버이미지의 비트플레인의 블록별 복잡도와 삽입할 데이터의 복잡도, 유사도를 측정하고, 비교분석 하여 가장 적합한 비트플레인 블록에 정보를 삽입하는 방법을 제안하였다. 실험 결과 제안 방법은 기존의 방법보다 화질과 삽입 용량 면에서 보다 향상된 결과를 얻을 수 있었다

  • PDF

Bit-map 방식에 의한 설계규칙 검사 (A Design Rule checker Based on Bit-Mapping)

  • 어길수;김경태;경종민
    • 대한전자공학회논문지
    • /
    • 제22권2호
    • /
    • pp.36-43
    • /
    • 1985
  • NMOS IC layout에서 직사각형 도형의 갯수에 비례하는 검사시간을 소모하는 설제규칙 검사의 알고리즘의 제안되고 그것에 의한 program이 개발 되었다. 일반적인 설계규칙 검사 algorithm의 시간소모는 0(nlogn) 혹은 0(n**1 . 2)에 비례하는데 반하여 (n은 직사각형 도형의 갯수) 이 논문에서는 pattern의 DF(direct format) data와 bit-map plane을 연관 지음으로써 0(n)에 비례하는 시간소모를 달성 할 수 있었다.

  • PDF

A NEXT GENERATION MULTI-BEAM FOCAL PLANE ARRAY RECEIVER OF TRAO FOR 86-115 GHZ BAND

  • Chung Moon-Hee;Khaikin Vladimir B.;Kim Hyo-Ryoung;Lee Chang-Hoon;Kim Kwang-Dong;Park Ki-Won
    • Journal of Astronomy and Space Sciences
    • /
    • 제23권1호
    • /
    • pp.19-28
    • /
    • 2006
  • The noise temperature of existing millimeter-wave receivers is already within two or three times quantum noise limit. One of practical ways to increase the observation speed of single dish radio telescope without longer integration time is use of multi-beam focal plane array receiver as demonstrated in several large single dish radio telescopes. In this context the TRAO (Taeduk Radio Astronomy Observatory), which operates a 143n Cassegrain radio telescope, is planning to develop a 4 x 4 beams focal plane array SIS receiver system for 86-115 GHz band. Even though millimeter-wave HEMT LNA-based receivers approach the noise temperature comparable to the SIS receiver at W-band, it is believed that the receiver based on SIS mixer seems to offer a bit more advantages. The critical part of the multi-beam array receiver will be sideband separating SIS mixers. Employing such a type of SIS mixer makes it possible to simplify the quasi-optics of receiver. Otherwise, an SSB filter should be used in front of the mixer or some sophisticated post-processing of observation data is needed. In this paper we will present a preliminary design concept and components needed for the development of a new 3 mm band multi-beam focal plane array receiver.

Multilevel Magnetization Switching in a Dual Spin Valve Structure

  • Chun, B.S.;Jeong, J.S.
    • Journal of Magnetics
    • /
    • 제16권4호
    • /
    • pp.328-331
    • /
    • 2011
  • Here, we describe a dual spin valve structure with distinct switching fields for two pinned layers. A device with this structure has a staircase of three distinct magnetoresistive states. The multiple resistance states are achieved by controlling the exchange coupling between two ferromagnetic pinned layers and two adjacent anti-ferromagnetic pinning layers. The maximum magnetoresistance ratio is 7.9% for the current-perpendicular-to-plane and 7.2% for the current-in-plane geometries, with intermediate magnetoresistance ratios of 3.9% and 3.3%, respectively. The requirements for using this exchange-biased stack as a three-state memory device are also discussed.

MF-VLD에 대한 효율적인 하드웨어 구조 (An Efficient Architecture of The MF-VLD)

  • 서기범
    • 대한전자공학회논문지SD
    • /
    • 제48권11호
    • /
    • pp.57-62
    • /
    • 2011
  • 본 논문에서는 H.264, MPEG-2, MPEG-4, AVS, VC-1 코덱 표준의 가변 길이 복호화와 역 영자화가 가능한 MF-VLD(Multi-Format Variable Length Decoder)의 효율적인 구조에 대한 설계 방법을 제안 한다. 제안하는 MF-VLD는 MPSOC(Multiprocessor System on Chip)에 적합한 구조로 설계되었으며, 역 양자화된 데이터에 대해서 bit-plane알고리즘을 적용하여 AHB 버스의 폭을 줄였고, 내부 메모리의 사용량을 최소화 하기 위해 외부 SDRAM을 사용하였다. 또한, 코덱의 가변길이 복호화 모듈을 분리 가능한 구조로 설계하여 상황에 따라 가변길이 복호화 모듈에 대한 추가 및 제거가 용이 하도록 하였다. 설계된 MF-VLD는 0.18 ${\mu}m$ 공정에서 200 MHz의 속도로 동작하며, 사이즈는 약 657 K 게이트 이고, 사용되는 메모리는 약 27K 바이트 이다.

특이값 분해에 기반한 3차원 메쉬 동영상의 SNR 계층 부호화 (SNR Scalable Coding of 3-D Mesh Sequences Based on Singular Value Decomposition)

  • 허준희;김창수;이상욱
    • 방송공학회논문지
    • /
    • 제13권3호
    • /
    • pp.289-298
    • /
    • 2008
  • 본 논문은 특이값 분해에 기반하여 다양한 화질을 지원하는 3차원 메쉬 동영상의 SNR 계층 부호화 기법을 제안한다. SVD는 메쉬 동영상을 적은 수의 기저 벡터들과 특이값들로 표현하여 부호화 성능을 높일 수 있다. 본 논문에서는 비트 평면 부호화를 적용한 후 각 이진화 단계와 화질 사이의 관계를 정량적으로 유도한다. 유도된 관계식을 이용하여 비트량-왜곡 측면에서 최적화된 부호화 순서를 정의한다. 또한 시공간 영역의 잉여 정보를 효율적으로 제거하는 예측 기법을 제시한다. 모의 실험을 통하여 제안하는 알고리듬이 다양한 SNR을 지원하며 기존의 기법에 비해 향상된 비트량-왜곡 성능을 발휘함을 보인다.