• 제목/요약/키워드: Bit By Bit

검색결과 4,912건 처리시간 0.032초

5-Bit 광대역 MMIC 위상 변위기 설계 및 제작 (Design and Fabrication of 5-Bit Broadband MMIC Phase Shifter)

  • 정상화;백승원;이상원;정기웅;정명득;우병일;소준호;임중수;박동철
    • 한국전자파학회논문지
    • /
    • 제13권2호
    • /
    • pp.123-129
    • /
    • 2002
  • 5-bit 광대역 MMIC(Monolithic Microwave Integrated Circuit) 위상 변위기를 설계 및 제작하였다. 광대역 동작 특성을 위해서 11.25$^{\circ}$, 22.5$^{\circ}$, 45$^{\circ}$, 90$^{\circ}$ bit는 Lange 커플러를 이용한 reflection 형태로 설계되었으며, 180 $^{\circ}$bit 는 Lange 커플러를 사용한 shorted coupled line과 전송선을 $\pi$-network 형태로 만든 구조를 이용하여 구현되었고, Lange 커플러로 인한 전체 회로의 크기가 커지는 것을 막기 위해서 커플러를 크게 구부려 회고의 크기를 작게 하였다. 또한 손실이 작은 PIN 다이오드를 사용하여 각 bit에서 스위치로 사용하였다. 제작된 5-bit 광대역 위상 변위기는 5개의 주요 위상에 대하여 RMS 위상 오차 3.5$^{\circ}$, 최대 삽입손실 12.5 dB, 최대 입.출력 반사 손실 7 dB와 10 dB의 측정결과를 되였다. 제작된 위상 변위기 회로의 크기는 6.5$\times$5.3 $ extrm{mm}^2$ 이다.

범용 DSP를 이용한 3 채널 디지탈 CVSD 전송율 변환기 개발 (Developement of a 3 channel digital CVSD bit-rate converter using a general purpose DSP)

  • 최용수;강홍구;김성윤;박영철;윤대희
    • 한국통신학회논문지
    • /
    • 제22권2호
    • /
    • pp.306-317
    • /
    • 1997
  • This ppaer presents a bit-rate conversion system for efficient communications between 3 channel CVSD systems with different bit-rates. The proposed conversion system is implemented in the digital domain and specially, the conversion problem between 32 Kbps and 16 Kbps CVSD systems is studied. The conventional conversion system implemented in the analog domain allows signals to be easily degraded by external noises. To overcome this problem, a digital CVSD bit-rate conversion system robust to external noises is developed. the new systemdecodes CVSD bit sequences and converts sampling rates of decoded signals, then encodes signals at target bit-rates. Since linear phase property does not matter in this application, instead of FIR filters a IIR filter is employed to reduce the system complexity. Therefore, a 3 channel digital CVSD bit-rate conversion system was successfully real-time implemented using a general purpose DSP. In addition, conversion problems with unkown time constants were experimented and good experimental results were obtained.

  • PDF

SONOS two-bit 메모리의 측면확산에 영향을 주는 programming 조건 연구 (A study on the programming conditions suppressing the lateral diffusion of charges for the SONOS two-bit memory)

  • 이명식;안호명;서광열;고중혁;김병철;김주연
    • 한국전기전자재료학회:학술대회논문집
    • /
    • 한국전기전자재료학회 2005년도 추계학술대회 논문집 Vol.18
    • /
    • pp.117-120
    • /
    • 2005
  • The SONOS devices have been fabricated by the conventional $0.35{\mu}m$ complementary metal-oxide-semiconductor (CMOS) process with NOR array. Two-bit operation using conventional process achieve the high density memory compare with other two-bit memory. Lateral diffusion phenomenon in the two-bit operation cause soft error in the memory. In this study, the programming conditions arc investigated in order to reduce lateral diffusion for two-bit operation of CSL-NOR type SONOS flash cell.

  • PDF

Unchoked Peer 개수에 따른 BitTorrent 성능 분석 (An Analysis on BitTorrent Performance Based on the Number of Unchoked Peers)

  • 정태중;한진영;김현철;권태경;최양희
    • 한국통신학회논문지
    • /
    • 제35권8B호
    • /
    • pp.1197-1203
    • /
    • 2010
  • 최근 파일 공유를 위해 널리 사용되는 BitTorrent의 강점은 BitTorrent의 핵심 메커니즘인 peer 선택 기법에 기인한다. Peer 선택 기법은 해당 호스트가 업로드 할 peer를 선택하는 것인데, 이 때 자신에게 각 peer가 업로드한 비율을 비교해서 가장 많이 업로드한 peer들에게 업로드를 하게 된다. 그런데 BitTorrent에서는 업로드할 peer의 개수 (즉, unchoked peer 개수)를 4개로 고정하고 있다. 하지만 peer들의 개수나 다운로드 속도, 업로드 속도와 같은 공유집단 (즉, swarm)의 특성은 계속 변하기 때문에 unchoked peer 개수를 고정하는 것은 효율적이지 않다. 본 논문에서는 BitTorrent에서 unchoked peer 개수가 고정된 4개가 아니라 변할 때 전체 시스템 성능에 어떠한 영향이 끼치는지 분석한다. 분석을 위해 본 논문에서는 서울대학교 캠퍼스 망에 테스트베드를 설치하였고, 실제로 널리 사용되는 오픈 소스 BitTorrent 클라이언트를 수정해서 사용하였다. 테스트베드에서의 다양한 실험을 통해 BitTorrent의 성능이 unchoke 개수에 따라 달라지게 되는 것을 보였고, 이에 따라 swarm의 상황을 고려해서 unchoke개수를 적절하게 조절하는 메커니즘이 필요하다는 것을 보였다.

변조 차수 변경을 통한 하이브리드 자동 재전송 기법 (A Hybrid ARQ Scheme with Changing the Modulation Order)

  • 박범수
    • 한국군사과학기술학회지
    • /
    • 제17권3호
    • /
    • pp.336-341
    • /
    • 2014
  • When using a higher-order modulation scheme, there are variations in bit-reliability depending on the bit position in a modulation symbol. Variations of bit-reliability in the codeword block lower the decoding performance. Also, the decoding performance increases as the sum of the bit-reliabilities in the codeword block increases. This paper presents a novel hybrid automatic repeat request scheme that increases the sum of the reliabilities of the transmitted bits by lowering the modulation order, and decreases the variations of bit-reliability in the codeword block by preferentially retransmitting bits with low reliability. The proposed scheme outperforms the constellation rearrangement scheme. Furthermore, the proposed scheme also provides a good solution in cases where the size of the retransmission block is smaller than the size of the initial transmission block.

IEEE 802-15.3a를 위한 Bit_Interleaver의 효율적인 설계 및 구현 (An Efficient Design and Implementaion of Bit_Interleaver for IEEE 802.15,3a)

  • 김태기;정차근
    • 대한전기학회:학술대회논문집
    • /
    • 대한전기학회 2006년도 심포지엄 논문집 정보 및 제어부문
    • /
    • pp.81-83
    • /
    • 2006
  • This Paper suggests efficient design method which is used by Bit_Inerleaver in the IEEE 802.15,3.a. Bit_Interleaver is consist of Symbol_Interleaver and Tone_Interleaver Each Interleaver is designed by using memory. In other to resolve burst error, Block Interleaver is using different leading and writing address for mixing the data. However This method has a different reading and writing memory address to realize Block Interleaver so this schematic is some complex. This Paper suggests efficient and simple Bit_Interleaver Method which classify the memory of Bit_Interleavr to reduce complexity of shcemeatic.

  • PDF

A 1.8V 50-MS/s 10-bit 0.18-um CMOS Pipelined ADC without SHA

  • 어지훈;김원영;김상훈;장영찬
    • 한국정보통신학회:학술대회논문집
    • /
    • 한국해양정보통신학회 2011년도 춘계학술대회
    • /
    • pp.143-146
    • /
    • 2011
  • 본 논문은 1.2Vpp differential 입력 범위를 가지는 50-MS/s 10-hit pipelined ADC를 소개한다. 설계된 pipelined ADC는 8단의 1.5bit/stage, 1단의 2bit/stage와 digital correction 블록, bias circuit 및 reference driver, 그리고 clock generator로 구성된다. 1.5bit/stage는 sub-ADC, DAC, gain stage로 구성된다. 특히, 설계된 pipelined ADC에서는 hardware와 power consumption을 줄이기 위해 SHA를 제거하였으며, 전체 ADC의 dynamic performance를 향상시키기 위해 linearity가 개선된 bootstrapped switch를 사용하였다. Sub-ADC를 위한 reference 전압은 외부에서 인가하지 않고 on-chip reference driver에서 발생시킨다. 제안된 pipelined ADC는 1.8V supply, $0.18{\mu}m$ 1-poly 5-metal CMOS 공정에서 설계되었으며, power decoupling capacitor를 포함하여 $0.95mm^2$의 칩 면적을 가진다. 또한, 60mW의 전력소모를 가진다. 또한, Nyquist sampling rate에서 9.3-bit의 ENOB를 나타내었다.

  • PDF

비트-맵 기반의 혼합형 고속 IP 검색 기법 (Bit-Map Based Hybrid Fast IP Lookup Technique)

  • 오승현
    • 한국멀티미디어학회논문지
    • /
    • 제9권2호
    • /
    • pp.244-254
    • /
    • 2006
  • 본 논문은 고속 IP 검색을 위해 거대한 포워딩 테이블을 인덱싱하는 트라이(trie)를 캐시에 저장할 수 있는 작은 크기로 압축하는 복합적 기법을 제안한다. 본 논문의 복합적 기법은 bit-map과 controlled-prefix 기법을 복합한 것으로 저속의 주 메모리 검색을 약간의 계산을 포함한 고속 메모리 검색으로 대체한다. bit-map 트라이 압축 기법은 트라이의 인덱스와 자식 포인터를 각각 하나의 비트로 표시한다. 예를 들면 한 노드가 n bit 대표할 때 bit-map은 노드에서 연결된 $2^n$개의 인덱스와 자식 링크를 $2^{n-1}$ bit로 표시함으로써 높은 메모리 압축효과를 제공한다. controlled-prefix 기법은 주어진 트라이 계층 개수에 대해 각 계층의 깊이(stride) 즉, 트라이의 각 계층의 최상위 노드가 대표할 비트의 개수를 결정한다. 이때 controlled-prefix 기법은 주어진 트라이 계층 개수에 대해 최소의 트라이 크기를 구하기 위해 동적 프로그래밍(dynamic programming) 기법을 사용한다. 본 연구는 트라이 계층 개수에 따라 최적의 메모리 크기와 검색속도를 제시함으로써 시스템의 메모리 크기와 요구되는 검색속도에 맞추어 적절한 트라이 구조를 선택할 수 있는 기준을 제안한다.

  • PDF

적응 다중 안테나 Bit-Interleaved Coded OFDM 시스템을 위한 향상된 Bit-Loading 기법 (Enhanced Bit-Loading Techniques for Adaptive MIMO Bit-Interleaved Coded OFDM Systems)

  • 조정호;성창경;문성현;이인규
    • 대한전자공학회논문지TC
    • /
    • 제46권2호
    • /
    • pp.18-26
    • /
    • 2009
  • 송신단에서 채널 상태 정보를 알 수 있는 경우, 적응 알고리즘을 통한 전송 및 다중사용자 스케줄링을 통해 시스템 전송률을 향상시킬 수 있다. 본 논문에서는 비트 인터리버와 결합한 부호화된 직교 주파수 다중 분할 (BIC-OFDM; Bit-Interleaved Coded Orthogonal frequency Division Multiplexing) 기법을 기반으로 하는 다중안테나 (MIMO; Multiple-Input Multiple Output) 시스템을 고려한다. 먼저 Levin-Campello 알고리즘을 개선한 비트 로딩 (bit-loading) 기법을 제안하고, 이를 다중안테나 시스템으로 확장하여 한정된 개수의 신호 성상을 사용하는 데 따르는 잔여 파워 문제를 극복하는 알고리즘을 제시한다. 실험 결과는 제안하는 기법이 시스템 성능을 개선시키며 특히 높은 신호 대 잡음비 (SNR; Signal-to-Noise Ratio) 영역에서 기존의 기법에 비하여 큰 성능 이득을 제공함을 보여준다.

xPlaneb: XML문서 검색을 위한 3차원 비트맵 인덱스 (xPlaneb: 3-Dimensional Bitmap Index for Index Document Retrieval)

  • 이재민;황병연
    • 한국정보과학회논문지:데이타베이스
    • /
    • 제31권3호
    • /
    • pp.331-339
    • /
    • 2004
  • XML은 다양한 장점을 통해 데이타를 표현하고 교환하기 위한 새로운 표준이 되었으며 현대의 많은 연구와 새로운 기술들에서 핵심적인 요소가 되고 있다. 그러나 XML의 장점인 자기 서술적인 특징은 구조적으로 상이한 XML 문서의 확산을 초래하게 되었고 이에 따라 XML의 효과적인 검색에 대한 연구의 필요성이 대두되게 되었다. 본 논문에서는 빠른 검색 속도를 통해 뛰어난 성능을 입증한 비트맵 인덱싱인 BitCube의 문제점을 분석한다. 또한 BitCube의 문제점을 해결하기 위해 연결 리스트를 이용한 새로운 3차원 비트맵 인덱싱인 xPlaneb(XML Plane Web)를 설계 및 구현한다. 제안된 기법은 BitCube의 3차원 배열 인덱스를 효율적인 노드로 재구성하고 BitCube의 연산을 대체하는 새로운 연산들을 활용하여 효과적으로 정보를 추출한다. 성능 평가를 통해 제안된 기법이 클러스터내의 문서의 양이 증가함에 따라 BitCube보다 메모리 사용량과 연산 수행 속도면에서 더 우수하다는 것을 보였다.