• Journal of applied mathematics & informatics
• /
• 제5권1호
• /
• pp.99-110
• /
• 1998

In this paper we study cyclic codes in $Z_m$. i.e., ideals in $Z_mG$, G afinite abelian group and we give a classification of such codes. We also sgtudy the minimum Hamming distance and the generalized Hamming weight of BCH codes over $Z_m$.

• 한국통신학회논문지
• /
• 제14권1호
• /
• pp.65-74
• /
• 1989

본 논문에서는 2원 BCH부호의 복호에 있어서 오류위치다항식을 구하지 않고 오증으로부터 직접 오류위치를 찾아 오류를 정정할 수 있는 2원 BCH부호의 직접복호법을 연구 분석하고 이 복호법을 이용하여 3중오류정정 및 4중오류정정 BCH부호의 복호기를 설계하였다. 또한 실예로써 3중오류정정(63.45) BCH부호를 택하여 이 복호기를 TTL IC로 직접 장치화함으로써 이 복호법의 효율성과 타당성을 입증하고 이 복호기가 매우 간단한 Hardware로 장치화 될 수 있음을 보았다.

• 한국통신학회논문지
• /
• 제27권11C호
• /
• pp.1033-1039
• /
• 2002

본 논문에서는 ATM-PON의 AAL2에서의 서비스 유형에 맞는 적절한 부호화 방안을 제시하였다. AAL2 계층의 SSCS 중 SSTED에 있는 6개의 예비용 비트 중 2비트를 이용하여 서비스 유형과 각 유형에 적합한 오류정정 부호의 사용 여부를 구별한다. 그리고 BCH와 길쌈부호를 포함하여 서비스의 유형별로 적합한 부호화 방안을 같은 부호화 방식을 사용하는 경우와 다른 부호화 방식을 사용하는 경우로 나누어서 각각에 대해 성능을 분석하였다. 이러한 부호화 방안들 중에서 음성인 경우에는 (127,120) BCH부호를, 그리고 데이터인 경우에는 (127,113) BCH부호를 사용하는 것이 가장 적절할 것으로 사료된다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2009년도 춘계학술대회
• /
• pp.485-488
• /
• 2009

본 논문에서는 블록 채널 부호 계열에서 다중 오류정정 능력을 갖는 BCH Encoder를 FPGA로 구현한 논문이다. 또한 부호율의 변경이 가능하게 하여 다양화 부호 율에 따른 부호를 생성할 수 있게 하였다. 본 논문에서는 FPGA 구현을 위해 Matlab을 이용하여 시뮬레이션을 하였고, 이를 HDL로 설계하고, 동시에 Xilinx사의 System Generator를 사용하여 구현하였고, Timming Analysis와 Resource estimation도 하였다.

• 한국통신학회논문지
• /
• 제14권4호
• /
• pp.374-387
• /
• 1989

대칭행렬식계산에 의한 2원 BCH부호의 복호방법을 제안한다. 이 복호법은 오류위치번호와 미지주 X의 판별식인 대칭행렬식을 오류위치다항식으로 이용한 것으로 오류위치다항식 계수를 구하는 방법으로 기존의 어느 방법보다 간단하고 복호기 구성도 간단하다. 본 논문에서는 대칭행렬을 이용한 복호알고리즘을 설명하고 일반적인 복호기를 구성한 후 시뮬레이션을 통해 그 정당함을 입증하였으며 (63.45)BCH 부호에 적용하여 복호기를 구성하였다. 그리고 Peterson-Borenstein -Zierler 알고리즘과 유한체 연산의 횟수와 하드웨어의 복잡도를 비교하여 본 복호방법이 효율적임을 보였다.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제16권4호
• /
• pp.488-496
• /
• 2016

This paper presents a low-complexity non-iterative soft-decision Bose-Chaudhuri-Hocquenghem (SD-BCH) decoder architecture and design technique for wireless body area networks (WBANs). A SD-BCH decoder with test syndrome computation, a syndrome calculator, Chien search and metric check, and error location decision is proposed. The proposed SD-BCH decoder not only uses test syndromes, but also does not have an iteration process. The proposed SD-BCH decoder provides a 0.75~1 dB coding gain compared to a hard-decision BCH (HD-BCH) decoder, and almost similar coding gain compared to a conventional SD-BCH decoder. The proposed SD-BCH (63, 51) decoder was designed and implemented using 90-nm CMOS standard cell technology. Synthesis results show that the proposed non-iterative SD-BCH decoder using a serial structure can lead to a 75% reduction in hardware complexity and a clock speed 3.8 times faster than a conventional SD-BCH decoder.

• 한국정보통신학회논문지
• /
• 제3권4호
• /
• pp.737-745
• /
• 1999

본 논문에서는 다치 부호 시스템 중에서 3치 부호 시스템인 3치 BCH 부호의 부호회로 및 복호회로에 대해서 연구하였다. 여기서 3중 오류 정정 3치 BCH 부호중 3치 BCH(26.14) 부호와 3치 BCH (26,13)부호의 부호회로와 복호회로에 대해서 비교 검토를 하였다. 실험에 의해서 구현한 부호기 및 복호기에 대해서 확인을 해 본 결과, (26,13)부호의 복호회로 쪽이 (26,14)부호의 복호기에 비해서 회로를 설계할 때 하드웨어적으로 50% 가량 줄일 수 있다는 것을 알 수 있었다.

• 한국음향학회지
• /
• 제17권7호
• /
• pp.79-81
• /
• 1998

2진 BCH 부호에 대한 새로운 연판정 복호법을 제안하였다. 후보부호어가 선출되지 않을 때의 성능 저하를 방지할 수 있는 개선된 알고리듬을 개발하여 오정정 확률과 정정 불 능 확률이 낮아지게 하였다. 또한, 복잡도를 줄이는 방안도 개발하여 알고리듬 개선으로 인 한 복잡도 증가가 거의 나타나지 않도록 하였다. (31,16) BCH 부호에 대한 시뮬레이션 결과 로 이러한 사실들을 확인할 수 있었다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 1988년도 전기.전자공학 학술대회 논문집
• /
• pp.203-206
• /
• 1988

Direct Decoding Method for binary BCH codes which directly can find error location number from syndrome without calculating error locator polynomial is presented in this paper. The (255,239) BCH decoder is implemented using TTL logics. It is shown from our results that this decoder can be implemented with relatively simple hardware.

• 한국통신학회논문지
• /
• 제38A권2호
• /
• pp.156-163
• /
• 2013

잡음이 존재하는 채널을 통하여 디지털 통신을 하는 경우 일반적으로 채널 부호를 사용한다. 만약 수신측에서 채널 부호의 생성 파라미터를 모르는 경우, 채널 부호의 복호는 매우 어렵다. 이러한 경우에 수신데이터의 정확한 복호를 위해서는 채널부호의 종류 및 생성 파라미터를 알아내는 방법이 필요하다. 본 논문에서는 BCH(Bose-Chaudhuri-Hocquenghem) 부호의 생성 파라미터인 생성다항식을 추정하는 기법을 소개한다. 이 방법은 생성다항식이 최소다항식으로 구성된다는 특징과 순회부호의 특성을 이용한 방법이다. 그리고 종래 방법에 비해 생성다항식 추정 성능을 향상 시킬 수 있는 결정 확률 변수 보상 기법을 제안한다. 제안한 기법은 랜덤데이터 패턴이 생성다항식을 구성하는 최소다항식으로 나누어지는 특성을 이용한 기법이다. 또한 컴퓨터 시뮬레이션을 통해 제안한 알고리즘의 우수성을 검증한다.