• East Asian Economic Review
• /
• 제22권2호
• /
• pp.177-215
• /
• 2018

Trump's withdrawal from the Trans-Pacific Partnership (TPP) and his "America First" trade agenda ignite a second round of interest in mega-free trade agreements in the Asia-Pacific. Countries are evaluating alternative trade policy actions in a post-TPP era. Using national real GDP gains estimated by a modified GTAP model to construct "preference ordering" for 10 Association of Southeast Asian Nations members and their six regional dialogue partners, this paper comes up with several policy-oriented findings. First, when multilateral agreements are not possible, countries are better off with a regional trading agreement than without one. Second, the Regional Comprehensive Economic Partnership is likely to have higher beneficial impacts than the Comprehensive and Progressive Agreement for Trans-Pacific Partnership. Third, for dual-track countries, implementing both agreements is better than each separately. Fourth, impacts of open regionalism are likely to be higher than those of a closed and reciprocal one. Going forward, this paper argues that countries should adopt a "multi-track, multi-stage" approach to trade policy.

• 대한전자공학회논문지SD
• /
• 제39권2호
• /
• pp.1-6
• /
• 2002

본 논문에서는 UXGA(Ultra extended Graphics Array)급 TFT LCD Driver를 지원하는 Analog Flat Panel Interface(AFPI)용 Module을 설계하였다. 제안하는 AFPI는 8-b ADC, 자동이득 제어기(AGC), 저잡음 PLL로 구성 되어있다. 8-b ADC는 고속동작과 저전력 기능을 위한 새로운 구조로서 FR(Folding Rate)이 8, NFB(Number of Folding Block)이 2, Interpolation rate이 16이며, 분산 Track and Hold구조를 사용하여 Sampling시 입력주파수를 낮추어 높은 SNDR을 얻을 수 있었다. 또한 Gain과 Clamp을 통제 할 수 있는 Programmable한 AGC, 낮은 Jitter Noise PLL을 설계하였다. 제안된 Module은 0.2㎛, 1-Poly 5-Metal, n-well CMOS공정을 사용하여 제작되었으며, 유효 칩 면적은 3.6mm × 3.2mm이고 602㎽의 전력소모를 나타내었다. 입력 주파수는 10㎒, 샘플링 주파수 200㎒에서의 INL과 DNL은 ±1LSB 이내로 측정되었으며, SNDR은 43㏈로 측정되었다.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제11권2호
• /
• pp.95-103
• /
• 2011

This paper proposes a 6b 1.2 GS/s 47.8 mW 0.17 $mm^2$ 65 nm CMOS ADC for high-rate wireless personal area network systems. The proposed ADC employs a source follower-free flash architecture with a wide input range of 1.0 $V_{p-p}$ at a 1.2 V supply voltage to minimize power consumption and high comparator offset effects in a nanometer CMOS technology. The track-and-hold circuits without source followers, the differential difference amplifiers with active loads in pre-amps, and the output averaging layout scheme properly handle a wide-range input signal with low distortion. The interpolation scheme halves the required number of pre-amps while three-stage cascaded latches implement a skew-free GS/s operation. The two-step bubble correction logic removes a maximum of three consecutive bubble code errors. The prototype ADC in a 65 nm CMOS demonstrates a measured DNL and INL within 0.77 LSB and 0.98 LSB, respectively. The ADC shows a maximum SNDR of 33.2 dB and a maximum SFDR of 44.7 dB at 1.2 GS/s. The ADC with an active die area of 0.17 $mm^2$ consumes 47.8 mW at 1.2 V and 1.2 GS/s.

• 한국전자통신학회논문지
• /
• 제16권4호
• /
• pp.699-708
• /
• 2021

본 논문에서는 2개의 비전 센서와 딥 러닝을 이용한 자율주행 차량의 속도제어 알고리즘을 제시하였다. 비전 센서 A로부터 제공되는 도로 속도 표지판 영상에 딥 러닝 프로그램인 텐서플로우를 이용하여 속도 표지를 인식한 후, 자동차가 인식된 속도를 따르도록 하는 자동차 속도 제어 알고리즘을 제시하였다. 동시에 비전 센서 B부터 전송되는 도로 영상을 실시간으로 분석하여 차선을 검출하고 조향 각을 계산하며 PWM 제어를 통해 전륜 차축을 제어, 차량이 차선을 추적하도록 하는 조향 각 제어 알고리즘을 개발하였다. 제안된 조향 각 및 속도 제어 알고리즘의 유효성을 검증하기 위해서 파이썬 언어, 라즈베리 파이 및 Open CV를 기반으로 하는 자동차 시작품을 제작하였다. 또한, 시험 제작한 트랙에서 조향 및 속도 제어에 관한 시나리오를 검증함으로써 정확성을 확인할 수 있었다.

• 전기전자학회논문지
• /
• 제26권2호
• /
• pp.211-218
• /
• 2022

본 논문에서는 저궤도 위성 원격측정데이터 신호 수신을 위한 S-대역 위상배열안테나를 제안하였다. 제안된 안테나는 16개의 부배열 조립체, 16개의 능동회로모듈, 수직 급전회로망 및 제어/전원반으로 구성되며 고각 방향으로 빔틸트가 수행된다. 개발된 안테나는 고각 축과 위성 궤적을 일치시키고 개구 중심을 위성 궤적 상의 최대 고각을 바라보도록 하여 정밀한 위성 추적을 수행하였다. 저궤도 위성의 궤적은 위성점 계산을 통하여 정확하게 산출하였다. 위성 추적 시험은 최대 고각을 기준으로 ±30° 범위에서 수행되였다. 위성 추적 시험 결과 최대 고각에서의 S/N비는 16.5 dB이고 Eb/No는 13.3 dB를 얻었다. 수행된 위성 추적 결과는 사전 시스템 분석 결과와 잘 일치함을 확인하였다.

• 대한전자공학회논문지SD
• /
• 제43권12호
• /
• pp.47-54
• /
• 2006

본 논문에서는 초광대역 통신시스템 응용을 위한 이중채널 6b 1GS/s A/D 변환기 (ADC)를 제안한다. 제안하는 ADC는 IGS/s의 신호처리속도에서 전력, 칩 면적 및 정확도를 최적화하기 위해 인터폴레이션 기반의 6b 플래시 ADC 회로로 구성되며, 입력 단에 광대역 열린 루프 구조의 트랙-앤-홀드 증폭기를 사용하였으며, 넓은 입력신호범위를 처리하기 위한 이중입력의 차동증폭기와 함께 래치 단에서의 통상적인 킥-백 잡음 최소화기법 등을 적용한 비교기를 제안하였다. 또한, CMOS 기준 전류 및 전압 발생기를 온-칩으로 집적하였으며, 디지털 출력에서는 새로운 버블 오차 교정회로를 제안하였다. 본 논문에서 제안하는 ADC는 0.18um 1P6M CMOS 공정으로 제작되었으며, 1GS/s의 동작속도에서 SNDR 및 SFDR은 각각 최대 30dB, 39dB를 보이며, 측정된 시제품 ADC의 DNL 및 INL은 각각 1.0LSB, 1.3LSB 수준을 보여준다. 제안하는 이중채널 ADC의 칩 면적은 $4.0mm^2$이며, 측정된 소모 전력은 1.8V 전원 전압 및 1GS/s 동작속도에서 594mW이다.

• 대기
• /
• 제18권3호
• /
• pp.159-169
• /
• 2008

The characteristics of the typhoon's extratropical transition (ET) over the western North Pacific area were investigated using the cyclone phase space (CPS) diagram method suggested by Hart (2003). The data used in this study were the global data assimilation prediction system (GDAPS) and NCEP data set. The number of typhoons selected were 75 cases during 2002 to 2007, and the three parameters were analyzed : the motion relative thickness asymmetry of the storm (B), the upper thermal wind shear and the lower thermal wind shear. Comparing the best-track data provided by the Regional Specialized Meteorological Center /Tokyo, the time of the ET based on CPS was 2~6 hours earlier than the best-track data. And it was shown that the 400- km and 30 kt wind radius of storm for the CPS method were better agreement than the previous suggested radius 500- km.

• 한국자동차공학회논문집
• /
• 제2권2호
• /
• pp.73-82
• /
• 1994

Low-band type active suspension system is implemented on a passenger car. Level. roll, pitch and bouncing motion of body are controlled by a digital controller. Sky-hook damper is applied to control bouncing motion. This paper describes overall construction of the system, design of hydraulic system, sensor system, controller, and control scheme. Performance of prototype car has been evaluated on a test track and reported in the second paper.

• 대한전자공학회논문지SD
• /
• 제42권6호
• /
• pp.1-8
• /
• 2005

본 논문에서는, 1.8V 6bit 2GSPS Nyquist CMOS A/D 변환기를 제안한다. 6bit의 해상도와 초고속의 샘플링과 입력 주파수를 만족시키면서 저 전력을 구현하기 위하여 Interpolation Flash type으로 설계되었다. 같은 해상도의 Flash A/D 변환기에 비해 프리앰프의 수가 반으로 줄기 때문에 작은 입력 커패시턴스를 가지며 면적과 전력소모 작게 할 수 있다. 또한 본 연구에서는 고속 동작의 문제점들을 해결하기 위하여 새로운 구조의 One-zero Detecting Encoder, Reference Fluctuation을 보정하기 위한 회로, 비교기 자체의 Offset과 Feedthrough에 의한 오차를 최소화하기 위하여 Averaging Resistor와 SNDR을 향상시키기 위한 Track & Hold, 제안하는 Buffered Reference를 설계하여 최종적으로 2GSPS Nyquist 입력의 A/D converter 출력 결과를 얻을 수가 있었다. 본 연구에서는 1.8V의 공급전압을 가지는 0.18$\mu$m 1-poly 3-metal N-well CMOS 공정을 사용하였고, 소비전력은 145mW로 Full Flash 변환기에 비해 낮음을 확인 할 수 있었다. 실제 제작된 칩은 측정결과 2GSPS에서 SNDR은 약 36.25dB로 측정되었고, Static 상태에서 INL과 DNL은 각각 $\pm$0.5LSB 로 나타났다. 유효 칩 면적은 977um $\times$ 1040um의 면적을 갖는다.

• 대한원격탐사학회지
• /
• 제36권6_2호
• /
• pp.1615-1627
• /
• 2020

본 연구의 목적은 해외 테스트베드 지역에서 제작된 아리랑 3호 DSM의 성능을 비교 분석하는 것이다. 이를 위하여 미국 샌프란시스코 지역을 촬영한 아리랑 3호 in-track(동일 궤도) stereo(입체) 영상을 수집하였다. 촬영된 영상의 스테레오 기하 요소는(B/H, convergence angle 등) 모두 안정적 범위에 있음을 확인하였다. 지상기준점을 이용한 정밀 센서모델링과 DSM 자동 생성 기법을 적용하여, 1 m 해상도의 DSM을 제작하였다. 평가 및 보정을 위한 참조 자료는 Airbus에서 상용 판매하고 있는 1 m 해상도의 Elevation1 DSM 제품과 Compass Data Inc.에서 실측한 0.01 m 이내 정확도의 지상점이다. 아리랑 3호의 정밀 센서 모델링 정확도는 수평 및 수직 방향으로 0.5 m (RMSE) 이내를 나타냈다. 생성된 DSM과 참조 DSM 사이의 difference map을 작성하였을 때, 평균과 표준 편차는 각각 0.61 m와 5.25 m로 유사한 정확도를 나타냈으나, 일부 지역에서는 100 m 이상의 큰 차이를 나타냈다. 이러한 지역은 초 고층 건물의 밀집지역의 폐색 지역에서 주로 나타났다. 향후, 아리랑 3호 tri-stereo 영상의 활용과 다양한 후처리 기법이 개발된다면 보다 향상된 품질의 DSM 생성이 가능할 것으로 판단된다.