• 제목/요약/키워드: Automatic gain control (AGC)

검색결과 65건 처리시간 0.02초

저위상 변화 감쇄기를 이용한 RF 자동 이득 조정 증폭기 설계 (The Design of a RF Automatic Gain Control Amplifier with Low Phase Shift Attenuator)

  • 박웅희;장익수;허준원;강인호
    • 전자공학회논문지D
    • /
    • 제36D권1호
    • /
    • pp.15-21
    • /
    • 1999
  • 저위상 변화 감쇄기를 이용한 RF 자동 이등 조정 증폭기 설계 방법을 제시하였다. RF 자동 이등 조정 증폭기를 사용함으로써, 증폭기의 출력 레벨을 일정하게 유지할 수 있으며 그 오차는 0.1dB 이하로 하였다. 이러한 장점 외에도, 임의의 RF 입력전력에 대하여 증폭기의 이득을 고정할 수도 있다. 만약 일정한 이득이 얻어진다면 원하는 혼변조 왜곡(IMD: Inter-modulation Distortion)을 얻는데 좀 더 신뢰성 있는 증폭기를 만들 수 있다.

  • PDF

자기 띠 저장 시스템을 위한 혼성 신호 칩 (A Mixed-Signal IC for Magnetic Stripe Storage System)

  • 임신일;최종찬
    • 전기전자학회논문지
    • /
    • 제2권1호
    • /
    • pp.34-41
    • /
    • 1998
  • 자기 띠 저장 시스템에서 데이터를 저장하고 복원할 수 있는 칩을 구현하였다. 구현된 칩은 아날로그 회로와 디지털 회로가 한 칩안에 같이 내장되어 있으며 F/2F 인코딩과 디코딩을 동시에 지원한다. 아날로그 부분은 초단 앰프, 첨두치 검출기, 비교기, 기준전압 생성회로 등으로 구현 되었으며 디지탈 회로 부분은 기준 윈도우 신호 발생부, F/2F 신호 길이를 측정하는 up/down 계수부, 비트 에러 검출부 및 기타 제어(control) 회로 등을 포함한다. 검출되는 신호특성을 파악하여 아날로그 회로부 설계를 최적화 함으로써 기존의 시스템에서 흔히 쓰이는 AGC(automatic gain control) 회로를 제거하였다. 또 일정한 비트의 길이를 초과한 파손 비트 또는 다분할로 파손된 비트 등을 감지한 경우 신속하게 기준 비트를 재 설정함으로서 데이터의 오인식을 없애주는 회로를 제안하였다. 제안된 회로는 $0.8{\mu}m$ CMOS N-well 일반 공정을 이용하여 구현 되었으며 3.3 V에서 부터 7.5 V의 공급 전압 범위에서 동작하도록 설계 되었다. 5 V의 전원 공급시 약 8 mW의 소모 전력을 보여 주고 있으며 칩 면적은 패드를 포함하여 $3.04mm^2(1.6mm{\times}1.9mm)$이다.

  • PDF

Performances of Various AGC Algorithms for IEEE802.11p WAVE

  • Jin, Seong-Keun;Yoon, Sang-Hun;Shin, Dae-Kyo
    • 전기전자학회논문지
    • /
    • 제18권4호
    • /
    • pp.502-508
    • /
    • 2014
  • This paper has reviewed the performances of various AGCs which can be adopted in IEEE802.11p modems. IEEE802.11p, a high speed mobile communication standard for vehicles, requires high performance signal detector since the channel impulse responses are varied rapidly in time. In order to select the optimal signal detector, we simulated the performances of three detection methods. One is using RSSI signal, the other is using RSSI signal and I/Q signal, and the third is using I/Q signal through the Monte Carlo simulation. We evaluated the performances of the algorithms using our own system based on MAX 2829 transceiver(MAXIM $Integrated^{TM}$) in a real vehicular environment. As a result, the experiment using Fully I/Q signal derives the most excellent performance with the lowest minimum receiver sensitivity, packet error rate (PER) and false alarm rate (FAR).

Intentional GNSS Interference Detection and Characterization Algorithm Using AGC and Adaptive IIR Notch Filter

  • Yang, Jeong Hwan;Kang, Chang Ho;Kim, Sun Young;Park, Chan Gook
    • International Journal of Aeronautical and Space Sciences
    • /
    • 제13권4호
    • /
    • pp.491-498
    • /
    • 2012
  • A Ground Based Augmentation System (GBAS) is an enabling technology for an aircraft's precision approach based on a Global Navigation Satellite System (GNSS). However, GBAS is vulnerable to interference, so effective GNSS interference detection and mitigation methods need to be employed. In this paper, an intentional GNSS interference detection and characterization algorithm is proposed. The algorithm uses Automatic Gain Control (AGC) gain and adaptive notch filter parameters to classify types of incoming interference and to characterize them. The AGC gain and adaptive lattice IIR notch filter parameter values in GNSS receivers are examined according to interference types and power levels. Based on those data, the interference detection and characterization algorithm is developed and Monte Carlo simulations are carried out for performance analysis of the proposed method. Here, the proposed algorithm is used to detect and characterize single-tone continuous wave interference, swept continuous wave interference, and band-limited white Gaussian noise. The algorithm can be used for GNSS interference monitoring in an excessive Radio Frequency Interference environment which causes loss of receiver tracking. This interference detection and characterization algorithm will be used to enhance the interference mitigation algorithm.

CORDIC 알고리즘을 이용한 QPSK 디지털 수신기의 위상 복원 및 진폭보상방안 (A Phase Recovery and Amplitude Compensation Scheme for QPSK All Digital Receiver Using CORDIC Algorithm)

  • 서광남;김종훈
    • 한국통신학회논문지
    • /
    • 제35권12C호
    • /
    • pp.1029-1034
    • /
    • 2010
  • QPSK 디지털 수신기는 전송 경로 또는 송수신기 간의 클럭 차이에 의해 발생하는 위상 편차를 보정하기 위해 위상 복원 방안이 필요하다. 널리 사용되고 있는 디지털 Costas 위상 복원 루프는 입력신호의 주파수/위상 복원 성능이 입력 신호의 전력에 따라 달라지므로 별도의 자동 이득조정 (AGC) 루프가 필요하고, 이는 하드웨어 구현시 시스템의 복잡도와 사용 자원을 증가시킨다. 본 논문에서는 입력 전력에 관계없이 일정한 위상 보정 기능을 수행할 수 있으며 타이밍 복원을 위한 AGC를 동시에 제공할 수 있는 위상 보정 및 진폭 보상 방안을 제안하였다. 제안된 방안은 CORDIC 알고리즘을 사용하여 입력 신호의 위상 및 진폭 정보를 분리하여 각각 처리하며 시스템의 복장도 및 사용 자원을 대폭 절감할 수 있으며, C++ 및 Model Sim을 사용한 모의실험을 통해 본 논문에서 제안한 위상 복원 루프의 동작을 검증하였다.

국제 표준 규격에 부합하는 효율적인 VDES 이득제어 방안 연구 (A Study on an Efficient VDES Gain Control Method Conforming to the International Standard)

  • 김용덕;황민영;김원용;김정현;유진호
    • 한국항해항만학회:학술대회논문집
    • /
    • 한국항해항만학회 2022년도 춘계학술대회
    • /
    • pp.339-343
    • /
    • 2022
  • 본 연구에서는 VDES RF 수신기의 구조를 단순화하는 방법과 이 구조에서 국제 표준을 준수하기 위한 수신기의 이득 제어 방법을 설명하였다. 수신기의 원하는 신호와 원하지 않는 신호의 입력 레벨을 정의하고, 두 신호가 입력되면 수신기 출력에서 ADC의 포화 상태를 확인하였다. 회로 시뮬레이터에 의한 시뮬레이션 결과, 인접 채널 간섭비, 상호 변조, 차단 레벨에 대해 수신기의 출력 전력이 ADC의 SFDR 영역에 있는 것을 만족하였다. 본 연구를 통해 제안된 RF 수신기의 구조가 국제표준에 부합함을 알 수 있었다.

  • PDF

Gauss-Newton 방법에서의 유사 Hessian 행렬의 구축과 이를 이용한 파형역산 (Construction the pseudo-Hessian matrix in Gauss-Newton Method and Seismic Waveform Inversion)

  • 하태영
    • 지구물리와물리탐사
    • /
    • 제7권3호
    • /
    • pp.191-196
    • /
    • 2004
  • 탄성파 역산에는 고전적인 Gauss-Newton 방법이 주로 사용된다. 이 방법은 Jacobian을 직접 계산하여 거대한 크기의 Hessian 행렬을 만드는 것을 필요로 한다. Hessian 행렬의 구성은 몇 가지의 요소들에 의해 결정되는데, 음원과 수진기의 위치, 영상화 구역(image zone), 음원 파형의 형태 등 다양한 형태의 모델링에 영향을 미치는 요소에 따라서 다른 모습으로 나타난다. 이 논문에서는 Gauss-Newton 방법에 나타나는 거대한 Hessian 행렬을 조절함으로써 Marmousi 탄성파 모델 자료를 역산하고자 한다. 또한 근사 Hessian행렬의 대안으로 두 가지의 유사 Hessian행렬들을 제시하고자 한다. 하나는 유한 폭을 갖는 Hessian행렬이고 다른 하나는 자동안정함수(automatic gain function, AGC)를 이용한 Hessian 행렬이다. 작은 크기의 모델에 대한 수치결과로부터 몇 가지의 사실을 알 수 있다. 하나는 유한 폭을 갖는 Hessian 행렬을 이용하여 얻어진 한번 근사된 속도모델은 원래의 Hessian 행렬을 이용하여 얻은 결과와 매우 유사하다는 것이고, 둘째로 자동안정함수를 이용한 근사 Hessian 행렬의 안정성이 많이 개선된다는 것이다.

dB-Linear Function Circuit Using Composite NMOS Transistor

  • Duong Hoang Nam;Duong Quoe Hoang
    • 대한전자공학회:학술대회논문집
    • /
    • 대한전자공학회 2004년도 학술대회지
    • /
    • pp.494-498
    • /
    • 2004
  • In this paper, the design of a CMOS exponential V-I converter (EVIC,) based on Taylor's concept, is presented. The composite NMOS transistor is used for realizing the exponential characteristics. In a 0.25 $\mu$m CMOS process, the simulations show more than 20 dB output current range and 15 dB linear range with the linearity error less than $\pm$ 0.5 dB. The power dissipation is less than 0.3 mW with $\pm$ 1.5 V supply voltage. The proposed EVIC can be used for the design of an extremely low­voltage and low-power variable gain amplifier (VGA) and automatic gain control (AGC).

  • PDF

천해역 해저탐사 및 영상분석 기법 소개 (An Introduction to the Underwater Survey Operations using a Side Scan Sonar System)

  • 주영석;우종식
    • 한국해양공학회:학술대회논문집
    • /
    • 한국해양공학회 2001년도 추계학술대회 논문집
    • /
    • pp.156-159
    • /
    • 2001
  • Recently, side scan sonar system has been developed and operated to survey cable laying, sunken bodies, geometry of sea bottom and so on. It uses the acoustic signals, which are emitted from two transducer arrays, left and right sides, to get geometric information of the specified area. This system consists of transceiver board, towed body, deck unit and GPS receiver. The transceiver board, nested in a watertight canister, controls the transmitting and receiving of the acoustic pulses from transducer arrays. After receiving the scattered signals, it processes BP(Band Pass) filtering, AGC(Automatic Gain Control), TVG(Time Varying Gain) and Heterodyne. The deck init has the signal processing part, A/D converter, power supplier, and real-time monitoring part. The towed body has been designed to satisfy the optimal hydrodynamic behavior during towing, In this paper, brief introductions on the design theory of transceiving part and some results from the field which have been operated recently will be introduced.

  • PDF

ULTRA LOW-POWER AND HIGH dB-LINEAR CMOS EXPONENTIAL VOLTAGE-MODE CIRCUIT

  • Duong Quoc-Hoang;Lee Sang-Gug
    • 대한전자공학회:학술대회논문집
    • /
    • 대한전자공학회 2004년도 ICEIC The International Conference on Electronics Informations and Communications
    • /
    • pp.221-224
    • /
    • 2004
  • This paper proposed an ultra low-power CMOS exponential voltage-mode circuit using the Pseudo-exponential function for realizing the exponential characteristics. The proposed circuit provides high dB-linear output voltage range at low-voltage applications. In a $0.25\;\mu m$ CMOS process, the simulations show more than 35 dB output voltage range and 26 dB with the linearity error less than $\pm0.5\;dB.$ The average current consumption is less than 80 uA. The proposed circuit can be used for the design of an extremely low-power variable gain amplifier (VGA) and automatic gain control (AGC).

  • PDF