• 한국콘텐츠학회:학술대회논문집
• /
• 한국콘텐츠학회 2005년도 춘계 종합학술대회 논문집
• /
• pp.107-111
• /
• 2005

본 논문에서는 MSSL에서 사용되는 전달 계층에서의 암호화 알고리즘을 개선하였는데 보다 높은 효율성을 보장하기위해 기존의 SEED 알고리즘에서 G-함수를 개선한 ISEED (Improved SEED) 알고리즘을 제안하였다. 이를 위해 라운드키 생성과정에서 가장 많은 시간이 소요되는 라운드키 값을 계산할 때 라운드 함수의 구현에서 사용된 모듈만으로 서브키를 생성할 수 있도록 알고리즘을 구현하였다. 또한 키생성 알고리즘에서 암 복호화 과정에서 필요로 하는 암호키를 서브키의 형태로 변환하는 과정에서 ISEED 알고리즘에서는 이 변환 알고리즘을 분석하고 서브키 간의 규칙성을 이용, 차분분석에 필요한 평문의 개수를 최소화함으로써 암 복호화에 소요되는 시간을 줄였다. ISEED를 기존의 알고리즘과 라운드키 생성 시간, 라운드 증가에 따른 키 생성시간과 암호화 및 복호화의 평균 수행속도를 측정하여 비교 분석하여 개선되었음을 증명하였다.

• 한국지능시스템학회:학술대회논문집
• /
• 한국퍼지및지능시스템학회 2003년도 춘계 학술대회 학술발표 논문집
• /
• pp.299-302
• /
• 2003

대용량의 퍼지데이터를 처리하기 위한 퍼지제어 시스템의 가장 큰 과제는 퍼지추론 및 비퍼지화 단계에서의 수행속도의 개선이다. 본 논문에서는 퍼지제어기의 속도 향상을 위해 [0, 1]사이의 실수값을 갖는 퍼지 소속 함수값을 정수형 격자(pixel)에 매핑시켜 정수형 퍼지 소속함수값만을 가지고 퍼지연산을 하는 정수형 퍼지제어기법을 적용한 고속이 정수 연산을 수행하는 퍼지 프로세서와 주변제어 시스템을 FPGA로 설계하여 기존 퍼지제어 시스템에 비해 매우 빠른 실시간 고속퍼지 제어시스템을 구현한다.

• 한국정보처리학회:학술대회논문집
• /
• 한국정보처리학회 2010년도 춘계학술발표대회
• /
• pp.502-504
• /
• 2010

영상 강조를 위하여 새로운 셀룰러 오토마타의 천이규칙을 제안하고 그것을 이용한 첨예화 알고리즘을 제안한다. 천이 규칙은 순차적이고 병렬적인 움직임을 가지며 Lyapunov함수를 만족한다. 영상 첨예화는 셀룰러 오토마타의 고정된 점으로 수렴하는 동적인 특성을 이용하여 천이 규칙을 개발, 실험하였다. 영상에 대한 사전지식 없이 상대적으로 밝기값의 차이가 완만한 부분에 연산을 집중해 효율적인 첨예화된 영상을 얻을 수 있다.

• 정보보호학회논문지
• /
• 제25권2호
• /
• pp.241-251
• /
• 2015

유한체 연산을 기반으로 하는 공개키 암호 시스템은 고속 연산이 매우 중요한 과제이다. 본 논문에서는 8-bit ATmega128 프로세서 환경에서 이진 기약다항식 $f(x)=x^{271}+x^{207}+x^{175}+x^{111}+1$과 $f(x)=x^{193}+x^{145}+x^{129}+x^{113}+1$을 이용한 감산 연산의 효율성을 높이는 데에 중점을 두었다. 기존의 감산 연산 알고리즘인 Fast reduction의 최종적인 감산 결과 값을 제시함으로써, 중복 발생하는 메모리 접근을 최소화 하여 최적화된 감산 알고리즘을 제시한다. 제안하는 기법을 어셈블리 언어로 구현 시 기존의 감산 연산 알고리즘과 비교하여 각각 53%, 55% 향상된 결과를 얻었다.

• 대한전자공학회논문지TC
• /
• 제47권9호
• /
• pp.37-43
• /
• 2010

간섭제거 무선중계기는 미약한 기지국/단말의 RF신호를 곧바로 증폭해서 송출하여 기지국과 단말간의 연결범위를 확장하는 중계기로 송출된 신호의 일부가 주위환경에 의해 반사되어 입력되는 간섭신호를 제거하는 기능이 필수적이다. 본 논문에서는 궤환 신호 제거를 위한 채널 추정 알고리즘으로 Variable Stepsize Complex Signed-Signed(VSCSS) LMS 적응 알고리즘을 제안하였다. 제안된 알고리즘은 곱셈/나눗셈 연산이 없이 구현할 수 있어 FPGA 구현시 소요되는 논리 자원(Resource)을 획기적으로 줄일 수 있다. 알고리즘의 성능을 CSS-LMS 알고리즘과 비교 분석하였으며 모의실험을 통해 얻어진 학습곡선(Learning Curve)으로부터 분석의 유효성을 검증하였다. 또한 페이딩 궤환 채널 환경에서 WCDMA 신호에 대한 모의실험으로 널리 사용되고 있는 NLMS 알고리즘과 수렴 속도 및 오차 측면에서 거의 같은 성능을 보임을 입증하였다.

• 음성과학
• /
• 제11권2호
• /
• pp.181-192
• /
• 2004

This paper presents an efficient speech interactive agent rendering smooth car navigation and Telematics services, by employing embedded automatic speech recognition (ASR), distributed speech recognition (DSR) and text-to-speech (ITS) modules, all while enabling safe driving. A speech interactive agent is essentially a conversational tool providing command and control functions to drivers such' as enabling navigation task, audio/video manipulation, and E-commerce services through natural voice/response interactions between user and interface. While the benefits of automatic speech recognition and speech synthesizer have become well known, involved hardware resources are often limited and internal communication protocols are complex to achieve real time responses. As a result, performance degradation always exists in the embedded H/W system. To implement the speech interactive agent to accommodate the demands of user commands in real time, we propose to optimize the hardware dependent architectural codes for speed-up. In particular, we propose to provide a composite solution through memory reconfiguration and efficient arithmetic operation conversion, as well as invoking an effective out-of-vocabulary rejection algorithm, all made suitable for system operation under limited resources.

• KSII Transactions on Internet and Information Systems (TIIS)
• /
• 제11권5호
• /
• pp.2680-2700
• /
• 2017

Finite field arithmetic over GF($2^m$) is used in a variety of applications such as cryptography, coding theory, computer algebra. It is mainly used in various cryptographic algorithms such as the Elliptic Curve Cryptography (ECC), Advanced Encryption Standard (AES), Twofish etc. The multiplication in a finite field is considered as highly complex and resource consuming operation in such applications. Many algorithms and architectures are proposed in the literature to obtain efficient multiplication operation in both hardware and software. In this paper, a modified serial multiplication algorithm with interleaved modular reduction is proposed, which allows for an efficient realization of a sequential polynomial basis multiplier. The proposed sequential multiplier supports multiplication of any two arbitrary finite field elements over GF($2^m$) for generic irreducible polynomials, therefore made versatile. Estimation of area and time complexities of the proposed sequential multiplier is performed and comparison with existing sequential multipliers is presented. The proposed sequential multiplier achieves 50% reduction in area-delay product over the best of existing sequential multipliers for m = 163, indicating an efficient design in terms of both area and delay. The Application Specific Integrated Circuit (ASIC) and the Field Programmable Gate Array (FPGA) implementation results indicate a significantly less power-delay and area-delay products of the proposed sequential multiplier over existing multipliers.

• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2013년도 추계학술대회
• /
• pp.195-198
• /
• 2013

관심 객체의 인식 및 추적은 컴퓨터 비전 분야의 중요한 영역이다. 본 논문에서는 기존의 Mean-Shift 알고리즘의 고질적인 문제인 유사 히스토그램 분포를 가지는 객체 간 혼동 현상을 해결하는 방법을 제안한다. 피부색 필터링, 얼굴 인식, Mean-Shift 순으로 진행되는 처리 과정에서 각각의 알고리즘 블럭은 다음 진행 알고리즘의 성능을 높이는데 기여한다. 연산 오버헤드가 발생하지 않도록 추적 영역과 유사한 히스토그램 분포를 가지는 영역이 겹쳐질 때에만 화이트 픽셀의 수를 고려해 Viola-Jones 알고리즘을 실행하여 간단한 산술 연산을 통해 Mean-Shift의 수렴성을 높인다. 실험 결과 화이트 픽셀 수가 Mean-Shift의 탐색 반경에서 78%이상이 되면 Viola-Jones 알고리즘이 수행되도록 설정하였을 때 얼굴 영역 인식이 되는 경우에 한해서 객체 추적은 100% 성공하였다.

• 정보처리학회논문지C
• /
• 제17C권3호
• /
• pp.233-242
• /
• 2010

전력분석 공격이 소개되면서 다양한 대응법들이 제안되었고 그러한 대응법들 중 블록 암호의 경우, 암/복호화의 연산 도중 중간 값이 전력 측정에 의해 드러나지 않도록 하는 마스킹 기법이 잘 알려져 있다. SEED는 비선형 연산으로 32 비트 덧셈 연산과 S-box 연산을 동시에 사용하고 각 연산에 대한 마스킹 방법이 조화를 이룰 수 있도록 마스킹 형태 변환 과정이 필요하다. 본 논문에서는 SEED의 구조적 특성을 고려하여, 연산 시간이 많이 필요한 마스킹 형태 변환 횟수를 최소화 하도록 새로운 마스킹 S-box 설계법을 제안한다. 또한 마스킹 S-box 테이블을 하나만 생성하고 이것으로 나머지 마스킹 S-box 연산을 대체할 수 있는 연산식을 만들어 기존 마스킹 기법에 비해 마스킹 S-box로 인한 RAM 사용량을 절반으로 줄여 메모리 크기면에서도 효율적이도록 구성하였다.

• 한국정보통신학회논문지
• /
• 제23권12호
• /
• pp.1609-1617
• /
• 2019

ECC (Elliptic Curve Cryptography)와 RSA를 기반으로 하는 다양한 공개키 암호 프로토콜 구현을 지원하는 하드웨어 가속기 설계에 관해 기술한다. NIST 표준으로 정의된 소수체 상의 5가지 타원곡선과 3가지 키길이의 RSA를 지원하며 또한, 4가지 타원곡선 점 연산과 6가지 모듈러 연산을 지원하도록 설계되어 ECC와 RSA 기반 다양한 공개키 암호 프로토콜의 하드웨어 구현에 응용될 수 있다. 저면적 구현을 위해 내부 유한체 연산회로는 32 비트의 데이터 패스로 설계되었으며, 워드 기반 몽고메리 곱셈 알고리듬, 타원곡선 점 연산을 위해서는 자코비안 좌표계, 그리고 모듈러 곱의 역원 연산을 위해서는 페르마 소정리를 적용하였다. 설계된 하드웨어 가속기를 FPGA 디바이스에 구현하여 EC-DH 키교환 프로토콜과 RSA 암호·복호 둥작을 구현하여 하드웨어 동작을 검증하였다. 180-nm CMOS 표준 셀 라이브러리로 합성한 결과, 50 MHz 클록 주파수에서 20,800 등가게이트와 28 kbit의 RAM으로 구현되었으며, Virtex-5 FPGA 디바이스에서 1,503 슬라이스와 2개의 BRAM으로 구현되었다.