• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2003년도 추계학술대회 논문집 Vol.16
• /
• pp.15-18
• /
• 2003

Ta-Ti metal alloy is proposed for alternate gate electrode of ULSI MOS device. Ta-Ti alloy was deposited directly on $SiO_2$ by a co-sputtering method and good interface property was obtained. The sputtering power of each metal target was 100W. Thermal and chemical stability of the electrode was studied by annealing at $500^{\circ}C$ and $600^{\circ}C$ in Ar ambient. X-ray diffraction was measured to study interface reaction and EDX(energy dispersive X-ray) measurement was performed to investigate composition of Ta and Ti element. Electrical properties were evaluated on MOS capacitor, which indicated that the work function of Ta-Ti metal alloy was ${\sim}4.1eV$ compatible with NMOS devices. The measured sheet resistance of alloy was lower than that of poly silicon.

• Metals and materials international
• /
• 제24권6호
• /
• pp.1285-1292
• /
• 2018

Microstructural properties of as-grown and annealed CoCrFeMnNi high entropy alloy (HEA) oxynitride thin films were investigated. The CoCrFeMnNi HEA oxynitride thin film was grown by magnetron sputtering method using an air gas, and annealed under the argon plus air flow for 5 h at $800^{\circ}C$. The as-grown film was homogeneous and uniform composed of nanometer-sized crystalline regions mixed with amorphous-like phase. The crystalline phase in the as-grown film was face centered cubic structure with the lattice constant of 0.4242 nm. Significant microstructural changes were observed after the annealing process. First, it was fully recrystallized and grain growth happened. Second, Ni-rich region was observed in nanometer-scale range. Third, phase change happened and it was determined to be $Fe_3O_4$ spinel structure with the lattice constant of 0.8326 nm. Hardness and Young's modulus of the as-grown film were 4.1 and 150.5 GPa, while those were 9.4 and 156.4 GPa for the annealed film, respectively.

• Current Photovoltaic Research
• /
• 제7권1호
• /
• pp.15-20
• /
• 2019

Most high-efficiency n-type silicon solar cells are based on the high quality surface passivation and ohmic contact between the emitter and the metal. Currently, various metalization methods such as screen printing using metal paste and physical vapor deposition are being used in forming electrodes of n-type silicon solar cell. In this paper, we analyzed the degradation factors induced by the front electrode formation process using e-beam evaporation of double passivation structure of p-type emitter and $Al_2O_3/SiN_x$ for high efficiency solar cell using n-type bulk silicon. In order to confirm the cause of the degradation, the passivation characteristics of each electrode region were determined through a quasi-steady-state photo-conductance (QSSPC).

• 한국전기전자재료학회논문지
• /
• 제37권5호
• /
• pp.507-511
• /
• 2024

Various process modifications have been used to minimize SiO₂ gate oxide aging in metal-oxide-semiconductor field-effect transistors (MOSFETs). In particular, post-metallization annealing (PMA) with a deuterium ambient can effectively eliminate both bulk traps and interface traps in the gate oxide. However, even with the use of PMA, it remains difficult to prevent high levels of radiation-induced gate oxide damage such as total ionizing dose (TID) during long-term missions. In this context, additional low-temperature heat treatment (LTHT) is proposed to recover from radiation-induced damage. Positive traps in the damaged gate oxide can be neutralized using LTHT, thereby prolonging device reliability in harsh radioactive environments.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2013년도 제44회 동계 정기학술대회 초록집
• /
• pp.405-406
• /
• 2013

Ga-doped ZnO (GZO)는 $300^{\circ}C$ 이상의 온도에서는 전기적으로 불안정하기 때문에 CIGS, CdTe, DSC와 같은 태양전지의 높은 공정온도 때문에 사용이 제한적이다. ZTO thin film은 Al2O3, SiO2, TiO2, ZnO tihin film과 비교하여 산소 및 수분에 대하여 투과성이 상대적으로 낮은 것으로 알려져 있다. 따라서 GZO single layer에 비하여 ZTO-GZO multi-layer를 구성하여 TCO를 제작하면, 높은 공정온도에서도 사용 가능하다. 실제 제작된 GZO single layer (300 nm)에서 비저항이 $7.69{\times}10^{-4}{\Omega}{\cdot}cm$에서 $500^{\circ}C$에서 열처리 후 $7.76{\times}10^{-2}{\Omega}{\cdot}cm$으로 급격하게 상승한다. ZTO single layer (420 nm)는 as-grown에서는 측정 불가했지만, $400^{\circ}C$에서 열처리 후 $3.52{\times}10^{-1}{\Omega}{\cdot}cm$ $500^{\circ}C$에서 열처리 후 $4.10{\times}10^{-1}{\Omega}{\cdot}cm$으로 열처리에 따른 큰 변화가 없다. 또한 ZTO-GZO multi-layer (720 nm)의 경우 비저항이 $2.11{\times}10^{-3}{\Omega}{\cdot}cm$에서 $500^{\circ}C$에서 열처리 후 $3.67{\times}10^{-3}{\Omega}{\cdot}cm$으로 GZO에 비하여 상대적으로 변화폭이 작다. 또한 ZTO의 두께에 따른 영향을 확인하기 위하여 ZTO를 2 scan, 4 scan, 6 scan 공정 진행 및 $500^{\circ}C$에서 열처리 후 ZTO, ZTO-GZO thin film의 비저항을 측정하였다. ZTO의 경우 $3.34{\times}10^{-1}{\Omega}{\cdot}cm$ (2 scan), $3.62{\times}10^{-1}{\Omega}{\cdot}cm$ (4 scan), $4.1{\times}10^{-1}{\Omega}{\cdot}cm$ (6 scan)으로 큰 차이가 없으며, ZTO-GZO에서도 $3.73{\times}10^{-3}{\Omega}{\cdot}cm$ (2 scan), $3.42{\times}10^{-3}{\Omega}{\cdot}cm$ (4 scan), $3.67{\times}10^{-3}{\Omega}{\cdot}cm$ (6 scan)으로 큰 차이가 없음을 확인하였다. 염료감응 태양전지에 적용하여 기존에 사용되는 FTO대신에 ZTO-GZO를 사용하며, 가격적 측면, 성능적 측면에서 개선 가능할 것으로 생각된다.

• 한국산학기술학회논문지
• /
• 제7권3호
• /
• pp.332-337
• /
• 2006

기판전면에 패턴 없이 15 nm Co/15 nm Ni/70 nm polysilicon/200 nm $SiO_2$/Si(100) 구조로 적층된 구조로부터 급속열처리기 (rapid thermal annealer : RTA)를 이용하여 40초간 700, 900, $1000^{\circ}C$의 실리사이드화 온도를 변화시키면서 CoNi 복합실리사이드를 형성하였다. 완성된 두께 100 nm 정도의 CoNi 복합실리사이드층으로 배선층을 만든다고 상정하여, 이중 집속이온빔(dual beam focused ion beam : FIB)을 써서 30 kV에서 표면전류를 $1{\sim}100$ pA 범위에서 조절하면서 나노급 선폭제작의 가능성을 확인하였다. 각 온도별 복합실리사이드에 동일한 이온빔 조건으로 $100{\mu}m$ 길이의 패턴을 만들고, 이온빔으로 양 끝단에 트렌치를 만들어 FE-SEM으로 각 조건에서의 선폭, 두께, 최종 에칭형상을 확인하였다. 기존 형상변형이 많아서 나노급 선폭 구현이 불리한 폴리사이드 공정에 비해서, 최초로 새로운 저저항 복합실리사이드에 대해서 100 nm 이하의 나노급 피치를 가진 선폭 제작이 $30kV{\sim}30pA$ 범위에서 가능하였다.

• 한국진공학회지
• /
• 제15권2호
• /
• pp.201-208
• /
• 2006

전류 차단층으로서 AlAs 자연산화층 ($AlO_x$) 을 갖는 InGaAs 양자점 (quantum dot) 구조를 분자선 박막 성장법 (molecular-beam epitaxy)과 습식 산화법 (wet oxidation)을 이용하여 제작하였고, 이들 구조의 열처리에 따른 광학적인 특성 변화를 photoluminescence (PL), PL excitation, 그리고 공간 분해능을 갖는 micro-PL을 이용하여 분석하였다. 습식 산화와 열처리 과정을 통해 intermixing된 InGaAs 양자점 영역에서 PL 특성을 조사한 결과, intermixing 되지 않은 영역보다 높은 에너지에서 완만한 PL peak이 추가적으로 관측되었다. 산화되지 않은 (non-oxided) AlAs 아래에 있는 InGaAs 양자점 영역에서는 약 1.1 eV에서 PL emission이 주로 관측되었으나, $AlO_x$와 $SiN_x$에 의해 intermixing 된 InGaAs 양자점 영역에서는 각각 약 1.16 eV와 $1.18{\sim}1.20$ eV 에서의 PL emission도 함께 관측되었다. 실험 결과, $AlO_x$층이 있는 InGaAs 양자점 영역이 산화 되지 않은 AlAs층이 있는 영역에 비해서 intermixing 효과가 크게 작용함을 알 수 있었다.

• Applied Science and Convergence Technology
• /
• 제26권5호
• /
• pp.110-113
• /
• 2017

The two-dimensional layered $MoS_2$ has high mobility and excellent optical properties, and there has been much research on the methods for using this for next generation electronics. $MoS_2$ is similar to graphene in that there is comparatively weak bonding through Van der Waals covalent bonding in the substrate-$MoS_2$ and $MoS_2-MoS_2$ heteromaterial as well in the layer-by-layer structure. So, on the monatomic level, $MoS_2$ can easily be exfoliated physically or chemically. During the $MoS_2$ field-effect transistor fabrication process of photolithography, when using water, the water infiltrates into the substrate-$MoS_2$ gap, and leads to the problem of a rapid decline in the material's yield. To solve this problem, an epoxy-based, as opposed to a water-based photoresist, was used in the photolithography process. In this research, a hydrophobic $MoS_2$ field effect transistor (FET) was fabricated on a hydrophilic $SiO_2$ substrate via chemical vapor deposition CVD. To solve the problem of $MoS_2$ exfoliation that occurs in water-based photolithography, a PPMA sacrificial layer and SU-8 2002 were used, and a $MoS_2$ film FET was successfully created. To minimize Ohmic contact resistance, rapid thermal annealing was used, and then electronic properties were measured.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2011년도 제40회 동계학술대회 초록집
• /
• pp.68-68
• /
• 2011

As feature size is smaller, new technology are needed in semiconductor factory such as gap-fill technology for sub 100nm, development of ALD equipment for Cu barrier/seed, oxide trench etcher technology for 25 nm and beyond, development of high throughput Cu CMP equipment for 30nm and development of poly etcher for 25 nm and so on. We are focus on gap-fill technology for sub-30nm. There are many problems, which are leaning, over-hang, void, micro-pore, delaminate, thickness limitation, squeeze-in, squeeze-out and thinning phenomenon in sub-30 nm gap fill. New gap-fill processes, which are viscous oxide-SOD (spin on dielectric), O3-TEOS, NF3 Based HDP and Flowable oxide have been attempting to overcome these problems. Some groups investigated SOD process. Because gap-fill performance of SOD is best and process parameter is simple. Nevertheless these advantages, SOD processes have some problems. First, material cost is high. Second, density of SOD is too low. Therefore annealing and curing process certainly necessary to get hard density film. On the other hand, film density by Flowable oxide process is higher than film density by SOD process. Therefore, we are focus on Flowable oxide. In this work, dielectric film were deposited by PECVD with TSA(Trisilylamine - N(SiH3)3) and NH3. To get flow-ability, the effect of plasma treatment was investigated as function of O2 plasma power. QMS (quadruple mass spectrometry) and FTIR was used to analysis mechanism. Gap-filling performance and flow ability was confirmed by various patterns.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 1999년도 제17회 학술발표회 논문개요집
• /
• pp.111-111
• /
• 1999

반도체 소자의 고집적화 및 고속화에 따라 다층 금속배선에서의 RC 지연이 전체 지연의 주된 요소로 되고 있다. 이런 RC 진연을 줄이기 위해서 현재 다층 금속배선의 층간 절연막으로 사용하고 있는 SiO2 박막(k~3.9)을 보다 낮은 유전상수(low-k)를 가지는 물질로 대체할 것이 요구된다. 층간 절연막으로서 가져야 할 가장 중요한 것은 낮은 유전상수와 높은 열적안정성($\geq$45$0^{\circ}C$)이다. 본 연구에서는 Toluene을 precursor로 사용한 PECVD방법으로 low-k 유사중합체 유기박막을 성장시켰으며 부동한 온도에서 성장된 박막의 특성을 비교하여 증착온도가 박막의 특성에 미치는 영향에 대하여 조사하였다. 유사중합체 유기박막은 platinum(Pt)기판과 silicon 기판위에 같이 증착되었다. Precursor는 4$0^{\circ}C$로 유지된 bubbler에 담겨지고 증발된 precursor molecules는 Argon(Ar:99.999%) carrier 가스에 의해 process reactor 내부로 유입된다. Plasma는 RF(13.56MHz generator로 연결된 susceptor 주위에 발생시켰다. Silicon 기판위에 증착한 시편으로 Fourier transform infrared (FTIR) spectra 및 열적 안정성을 측정하였고, Pt 기판위에 증착한 시편으로 Al/유기박막/Pt 구조의 capacitor를 만들어 열적안정성을 측정하였고, Pt 기판위에 증착한 시편으로는 Al/유기박막/Pt 구조의 capacitor를 만들어 K값 및 절연성을 측정하였다. Capacitance는 1MHz 주파수에서 측정하였다. 열적안정성은 30분동안 Ar 분위기에서 annealing하기 전후의 증착막의 두께의 변화를 측정함으로써 조사하였으며 유기박막의 두께는 surface profilometer로 측정하였다. 증착온도가 45$^{\circ}C$에서 15$0^{\circ}C$, 25$0^{\circ}C$로 높아짐에 따라 k값은 높아졌지만 대신 열적안정성은 좋아졌다. plasma power 30W인 경우 45$^{\circ}C$에서 증착했을 때 유전상수는 2.80으로 낮았지만 40$0^{\circ}C$에서 30분 동안 열처리한 후 두께가 49% 감소하였다. 그러나 25$0^{\circ}C$에서 증착했을 때 유전상수는 3.10으로 좀 높아졌지만 열적으로는 40$0^{\circ}C$까지 안정하였으며 45$0^{\circ}C$에서도 두께의 감소는 8%에 불과했다.