• 한국통신학회논문지
• /
• 제21권7호
• /
• pp.1726-1733
• /
• 1996

A 3V-50MHz analog CMOS continuous-time current-mode filter with a negative resistance load(NRL) is proposed. In order to design a current-mode current integrator, a modified basic current mirror with a NRL to increase the output resistance is employed. the inherent circuit structure of the designed NRL current integrator, which minimizes the internal circuit nodes and enhances the gain bandwidth product, is capable of making the filter operate at the high frequency. The third order Butterworth low pass filter utilizing the designed NRL current integrator is synthesized and simulated with a 1.5.mu.m CMOS n-well proess. Simulation result shows the cutoff frequency of 50MHz and power consumption of 2.4mW/pole with a 3V power supply.

• Journal of Semiconductor Engineering
• /
• 제1권2호
• /
• pp.64-73
• /
• 2020

As CMOS technology scales down, the design of analog signal processing circuit becomes far more difficult because of steadily decreasing supply voltage and smaller intrinsic gain of transistors. With sub-1V supply voltage, the conventional analog signal processing relying on high-gain amplifiers is not an effective solution and different approach has to be sought. One of the promising approaches is "time-domain analog signal processing" which exploits the improving switching speed of transistors in a scaled CMOS technology. In this paper, various time-domain analog signal processing techniques are explained with some experimental results.

• 전자공학회지
• /
• 제12권4호
• /
• pp.32-37
• /
• 1985

• 한국멀티미디어학회논문지
• /
• 제15권3호
• /
• pp.364-371
• /
• 2012

중국의 디지털 모바일 방송 표준인 CMMB (China Mobile Multimedia Broadcasting)는 기존의 지상파 TV 방송인 Analog 방송과 동일한 주파수 대역 (474MHz ~ 754MHz)을 통해 송출되고 있다. 또한 기존의 Analog 방송의 수신 품질을 위해 디지털 방송의 송출 전력을 기존의 Analog 방송보다 낮게 하여 송출한다. 이러한 현상으로 인해 CMMB 수신기는 CMMB 수신신호와 인접하는 대역에 존재하는 Analog 방송 신호 영향을 받게 된다. 또한 셀의 경계에 있는 지역에서 CMMB 채널이 서로 인접해 있을 경우 수신기는 원하는 CMMB 신호 수신에 영향을 받게 된다. 이러한 인접 채널 간섭 (ACI : Adjacent Channel Interference)으로 인해CMMB 수신 성능에 영향을 미치며 이는 CMMB 수신기의 품질이 저하되는 문제로 이어지게 된다. 본 논문에서는 이러한 인접 채널 간섭현상을 간단하게 제거하기 위해 저주파 대역 통과 필터 (LPF : Low Pass Filter)의 차단 주파수를 조정하여 인접 채널에 의한 간섭을 최소화하였으며 이를 통해 CMMB 수신기의 수신 성능이 11.3dB 향상됨을 실험을 통해 알 수 있었다.

• 한국산학기술학회논문지
• /
• 제11권11호
• /
• pp.4473-4482
• /
• 2010

한방의학에서 절진에 속하는 맥진은 28가지의 맥상 분석 방식을 기존의 아날로그 시스템에 적용하여 사용하였다. 그러나 아날로그 시스템은 ECG (Electrocardiogram)와 같은 특징점 추출방법을 이용해 맥파를 분석하는데 특징점 추출방법과 입력 신호의 과도한 증폭으로 맥파의 Clipping현상이 발생되어 맥파의 모양을 정확하게 분석할 수 없는 문제점들이 발생되었다. 본 논문에서는 이러한 아날로그 맥진기 시스템에 문제점을 보완하기 위한 방안의 하나로 전자 맥진기 시스템의 중요한 부분이라 할 수 있는 디지털 필터를 설계하기 위하여 신호의 특징점 추출을 위한 C-spline 보간법을 이용하고, signal modeling에 Prony's method로 디지털 필터를 설계하는 방법을 제안 하였다. 또한 기존의 아날로그 시스템에 맥파 분석 방법의 문제점을 보안하기 위한 전자 맥진기 시스템을 구성하여 새로운 맥파 분석 알고리즘과 아날로그 시스템에서 분석이 어려웠던 맥파의 모양 분석 알고리즘을 제안하였다. 증폭 단 이후 제안된 필터 설계방법을 이용하여 구성된 전자 맥진기 시스템의 출력 값이 아날로그 맥진기의 출력 파형과 아주 유사하면서 파형이 깨끗한 신호를 얻을 수 있어 설계방법의 적합성을 확인 하였고, 제안된 알고리즘에 의한 맥파 분석 결과가 아날로그 시스템의 맥파 분석 보다 정확한 맥파를 분석할 수 있었음을 확인할 수가 있었다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2001년도 하계종합학술대회 논문집(2)
• /
• pp.301-304
• /
• 2001

The analog multiplier is very useful building block in many circuits such as filter, frequency-shifter, and modulators. In recent year, The main design issue of circuit designer is low-voltage/low-power system design, because of all systems are recommended very integrated system and portable system In this paper, the proposed the four-quadrant analog multiplier is using the bulk-driven techniques. The bulk-driven technique is very useful technique in low-voltage system, compare with gate-driven technique. therefore the proposed analog multiplier is operated in 1V supply voltage. And the proposed analog multiplier is low power dissipation compare with the others. therefor the proposed analog multiplier is convenient in low-voltage/low-power in system.

• 한국통신학회:학술대회논문집
• /
• 한국통신학회 1983년도 추계학술발표회논문집
• /
• pp.56-60
• /
• 1983

There has been a great amount of interest in the design of digital filters with low sensitivity to coefficient variations. Especiaily the wave digital filter modeled after analog IC ladder filter has been studied to have low-cocfficient-sensitivity properties. This paper examined the design of the wave digital filter and how the sensitivity and roundoff noise porperty arises. As a result of computer simulation the implementation of the digital filter was possible with a lower coefficient word length comparing with the conventional cascade structure.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제4권3호
• /
• pp.168-173
• /
• 2004

A low power CMOS receiver baseband analog circuit based on alternating filter and gain stage is reported. For the given specifications of the baseband analog block, optimum allocation of the gain, IIP3 and NF of the each block was performed to minimize current consumption. The fully integrated receiver BBA chain is fabricated in $0.18\;{\mu}m$ CMOS technology and IIP3 of 30 dBm with a gain of 55 dB and noise figure of 31 dB are obtained at 4.86 mW power consumption.

• 전자공학회논문지
• /
• 제49권11호
• /
• pp.141-148
• /
• 2012

Oversampling 기법을 사용한 analog-to-digital (A/D) 컨버터에서 샘플링 된 신호의 signal bandwidth를 낮추어 주기 위해 데시메이션 필터가 사용된다. 본 논문은 sigma-delta ADC에 사용될 수 있는 저전력 4 단 32 bit 데시메이터 필터 디자인을 제안한다. 디지털 데시메이션 필터는 CIC(cascaded integrator-comb) filter와 세 개의 half-band FIR filter로 이루어져 있다. 전력소모를 최소화하기 위하여 CIC filter에는 pipeline구조가 사용되었고, FIR 필터의 multiplier 구조를 최적화하기 위하여 Canonic Signed Digit (CSD) 코드가 사용되었다. 130nm CMOS 공정으로 설계 자동화 CAD 도구를 사용하여 타이밍, 면적, 전력소모를 최적화하여 98.304 MHz 주파수에서 697 uW의 전력을 소모면서 32 bit, 192 kHz 아웃풋을 낼 수 있다.

• 조명전기설비학회논문지
• /
• 제29권3호
• /
• pp.69-80
• /
• 2015

This paper is writing about developing magnet power supply. It is very important for power supply to obtain output current in high precision and high stability. As a switching noise and a power noise are the cause of disrupting the stability of output current, to remove these at the front end, low pass filter with 300Hz cutoff frequency is designed and placed. And also to minimize switching noise of the current into magnet and to stop abrupt fluctuations, output filter should be designed, when doing this, we design it by considering load has high value inductance. As power supply demands the stability of less than 5ppm, high precision 24bit(300nV/bit) analog digital converter is needed. As resolving power of 24bit(300nV/bit) analog digital converter is high, it is also very important to design the input stage of analog digital converter. To remove input noise, 4th order low pass filter is composed. Due to the limitation of clock, to minimize quantization error between 15bit DPWM and output of ADC having 24bit resolving power, ${\Sigma}-{\Delta}$ modulation is used and bit contracted DPWM is constituted. And before implementing, to maximize efficiency, simulink is used.