• 한국정보통신학회논문지
• /
• 제6권3호
• /
• pp.427-433
• /
• 2002

차세대 블록 암호 표준인 AES(Advanced Encryption Standard) Rijndael(라인달) 암호 프로세서를 설계하였다. 단일 라운드 블록을 사용하여 라운드 변환을 반복 처리하는 구조를 체택하여 하드웨어 복잡도를 최소화하였다. 또한, 라운드 변환블록 내부에 서브 파이프라인 단계를 삽입하여 현재 라운드의 후반부 연산과 다음 라운드의 전반부 연산이 동시에 처리되도록 하였으며, 이를 통하여 암.복호 처리율이 향상되도록 설계함으로써, 면적과 전력소모가 최소화되도록 하였다. 128-b/192-b/256-b의 마스터 키 길이에 대해 라운드 변환의 전반부 4클록 주기에 on-the-fly 방식으로 라운드 키를 생성할 수 있는 효율적인 키 스케줄링 회로를 고안하였다. Verilog HDL로 모델링된 암호 프로세서는 FPGA로 구현하여 정상 동작함을 확인하였다. 0.35-$\mu\textrm{m}$ CMOS 셀 라이브러리로 합성한 결과 약 25.000개의 게이트로 구현되었으며, 2.5-V 전원전압에서 220-MHz 클록으로 동작하여 약 520-Mbits/sec의 성능을 갖다.

• 정보보호학회논문지
• /
• 제11권6호
• /
• pp.77-87
• /
• 2001

본 논문에서는 AES(Advanced Encryption Standard)로 채택된 Rijndael 알고리즘을 구현한 암호 프로세서를 설계하였다. 암호화와 복호화를 모두 수행할 수 있으며, 128비트의 블록과 128비트의 키 길이를 지원한다. 성능과 면적 측면을 모두 고려하여 가장 효율적인 구조로 한 라운드를 구현한 후, 라운드 수만큼 반복하여 암복호화를 수행하도록 하였다. 대부분의 다른 블록 암호 알고리즘과 달리 암복호화 시 구조가 다른 Rijndael의 특성으로 인한 면적의 증가를 최소화하기 위해 ByteSub와 InvByteSub은 알고리즘을 기반으로 구현함으로써 메모리로만 구현하는 방법에 비해 비슷한 성능을 가지면서 필요한 메모리 양은 1/2로 줄였다. 이와 같이 구현한 결과, 본 논문의 Rijndael 암호 프로세서는 0.5um CMOS 공정에서 약 15,000개의 게이트, 32K-bit ROM과 1408-bit RAM으로 구성된다. 그리고 한 라운드를 한 클럭에 수행하여 암복호화 하는데 블럭 당 총 11클럭이 걸리고, 110MHz의 동작 주파수에서 1.28Gbps의 성능을 가진다. 이는 현재 발표된 논문들과 비슷한 성능을 가지면서 면적의 가장 큰 비중을 차지하는 메모리 양은 절반 이상 감소하여 지금까지 발표된 논문 중 가장 우수한 면적 대 성능 비를 가지는 것으로 판단된다.

• Journal of information and communication convergence engineering
• /
• 제12권4호
• /
• pp.252-256
• /
• 2014

Traditional block cipher Advanced Encryption Standard (AES) is widely used in the field of network security, but it has high overhead on each operation. In the 15th international workshop on information security applications, a novel lightweight and low-power encryption algorithm named low-power encryption algorithm (LEA) was released. This algorithm has certain useful features for hardware and software implementations, that is, simple addition, rotation, exclusive-or (ARX) operations, non-Substitute-BOX architecture, and 32-bit word size. In this study, we further improve the LEA encryptions for cloud computing. The Web-based implementations include JavaScript and assembly codes. Unlike normal implementation, JavaScript does not support unsigned integer and rotation operations; therefore, we present several techniques for resolving this issue. Furthermore, the proposed method yields a speed-optimized result and shows high performance enhancements. Each implementation is tested using various Web browsers, such as Google Chrome, Internet Explorer, and Mozilla Firefox, and on various devices including personal computers and mobile devices. These results extend the use of LEA encryption to any circumstance.

• 정보보호학회논문지
• /
• 제11권6호
• /
• pp.67-76
• /
• 2001

본 논문에서는 미국 NIST(National Institute of Standards & Technology)의 AES(Advanced Encry-ption Standard) 선정기준 중 안전성 평가인 난수검정에 대하여 고찰하고자 한다. 암호 알고리즘의 안전성 평가는 입출력문과 키의 크기, 평문과 암호문 및 키와 암호문의 상관성, 평문과 키의 변화에 따르는 암호문의 변화 그리고 구조적 특이성 등이 고려대상이 된다. 주어진 암호 알고리즘에 대한 안전성 필요충분조건 만족여부를 평가하는 것은 어려우며 객관적인 평가를 위해서는 정량적인 평가결과가 도출되어야 한다. 본 논문에서는 NIST에서 실시한 AES 안전성 평가항목들과 기준에 대하여 고찰하며, 국내 암호 알고리즘 표준인 SEED등 여러 암호 알고리즘과 난수발생기를 AES 평가기준에 맞추어 새롭게 분석해 보고자 한다.

• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2013년도 추계학술대회
• /
• pp.653-656
• /
• 2013

TFTP(Trivial File Transfer Protocol)는 UDP(User Datagram Protocol) 기반의 파일 전송 프로토콜이다. TFTP는 프로토콜 구조가 단순하여 작은 크기의 데이터를 빠른 속도로 전송할 때 사용된다. 하지만 TFTP는 보안 기능을 지원하지 않기 때문에 데이터 노출의 위험이 있다. 본 논문에서는 Diffie-Hellman 키 교환 방식과 AES-CBC(Advanced Encryption Standard-Cipher Block Chaining) 암호화 방식을 이용하여 TFTP 프로토콜에 보안 기능을 추가하였다. Diffie-Hellman 키 교환 방식을 이용하여 두 사용자 간에 비밀 키를 공유하도록 하였고, AES-CBC 암호화를 지원하여 기밀성을 제공하도록 하였다. 수신된 데이터는 암호화 과정의 역으로 복호화를 수행하였다. WireShark 프로그램을 통하여 암호화된 데이터가 전송 되는 것을 확인하였다.

• 전자공학회논문지CI
• /
• 제49권3호
• /
• pp.74-80
• /
• 2012

최근 Nakatsu는 전력파형의 정보가 충분하지 못한 환경에서 분석 성능을 향상 시키는 하드웨어 AES(Advanced Encryption Standard)에 대한 다중 라운드 CPA (Correlation Power Analysis, CPA) 분석기법을 제안하였다. 본 논문에서는 하드웨어로 구현된 DES(Data Encryption Algorithm)에 1라운드와 2 라운드를 분석하여 마스터키를 찾아내는 다중 라운드 CPA 분석 방법을 제안한다. 제안된 다중 라운드 CPA 분석 기법은 DPA Contest에서 제공한 하드웨어 DES 암호 알고리즘의 전력파형을 사용하여 시뮬레이션을 하였다. 그 결과 300개의 전력파형의 정보만으로도 마스터키의 모든 정보를 찾을 수 있었다. 또한 단일라운드 CPA 분석 기법보다 다중라운드 CPA 기법이 더 효과적으로 마스터키를 분석하는 것을 검증하였다.

• 정보보호학회논문지
• /
• 제12권2호
• /
• pp.53-64
• /
• 2002

This paper describes a design of cryptographic processor that implements the AES (Advanced Encryption Standard) block cipher algorithm, "Rijndael". An iterative looping architecture using a single round block is adopted to minimize the hardware required. To achieve high throughput rate, a sub-pipeline stage is added by dividing the round function into two blocks, resulting that the second half of current round function and the first half of next round function are being simultaneously operated. The round block is implemented using 32-bit data path, so each sub-pipeline stage is executed for four clock cycles. The S-box, which is the dominant element of the round block in terms of required hardware resources, is designed using arithmetic circuit computing multiplicative inverse in GF($2^8$) rather than look-up table method, so that encryption and decryption can share the S-boxes. The round keys are generated by on-the-fly key scheduler. The crypto-processor designed in Verilog-HDL and synthesized using 0.25-$\mu\textrm{m}$ CMOS cell library consists of about 23,000 gates. Simulation results show that the critical path delay is about 8-ns and it can operate up to 120-MHz clock Sequency at 2.5-V supply. The designed core was verified using Xilinx FPGA board and test system.

• 정보처리학회논문지C
• /
• 제9C권3호
• /
• pp.343-350
• /
• 2002

본 논문에서는 영상회의 시스템에서의 사용자 인증 및 미디어 스트림의 암호화를 지원하기 위한 H.235 프로토콜의 구현에 대하여 기술한다. H.235 프로토콜은 ITU-T에서 권고된 H.323 영상회의의 보안 프로토콜로써 불법적인 공격자에 의한 도청 및 조작 방지를 위한 프로토콜이다. 본 논문의 구현에서는 패스워드 기반의 대칭키 암호 인증 방법을 사용하고, Diffie-Hellman 키 분배 알고리즘과 대칭키 암호 알고리즘인 RC2, DES, Triple-DES를 사용하여 미디어 스트림의 암호화를 구현한다. 또한, 추후의 확장성을 고려하여 차세대 표준 암호인 128비트 AES와 한국형 암호인 128비트 SEED를 포함시켜 구현한다. 구현된 인증 방법과 미디어 스트림의 암호화는 네트워크 상에서 개인적인 정보를 노출시키지 않으면서 터미널의 사용자를 확인하는 것이 가능하고, 영상회의의 기밀성을 유지시켜줌을 알 수 있다. 또한, 미디어 스트림의 암호/복호화를 지원해 주면서도 암호화에 따른 지연시간과 메모리가 증가하지 않음으로써 영상회의 시스템의 성능을 저하시키지 않음을 알 수 있다.

• 정보보호학회논문지
• /
• 제16권5호
• /
• pp.67-77
• /
• 2006

Radio Frequency IDentification (RFID) 시스템은 최근 수많은 산업분야에서 각광받고 있는 근거리 자동 인식 기술이다. 이러한 RFID 시스템에서 전송 데이터에 대한 보안과 프라이버시 보호는 점차 심각한 문제로 인식되고 있으며, 이를 해결하기 위해서는 강도 높은 암호 알고리즘을 이용한 전송 데이터의 암호화가 필수적이다. 본 논문에서는 이러한 문제를 해결하기 위해 RFID 태그에 구현 가능한 초소형 Advanced Encryption Standard (AES) 연산기를 제안한다. 제안하는 연산기는 3,992 게이트 카운트의 작은 크기를 가지면서 암호화와 복호화가 모두 가능하다. 또한 128-비트 한 블록에 대해 암호화를 446 클락 사이클, 복호화를 607 클락 사이클에 처리하므로 기존에 발표된 초소형 AES 연산기들에 비해 각각 55%와 40% 이상 개선된 성능을 가진다.

• 한국정보과학회:학술대회논문집
• /
• 한국정보과학회 2005년도 가을 학술발표논문집 Vol.32 No.2 (1)
• /
• pp.97-99
• /
• 2005

정보보호 제품의 주요한 역할을 담당하는 암호 모듈의 구현 무결성을 보증하기 위해 많은 연구가 활발히 이루어지고 있다. 하지만 기존의 일반적인 테스팅 방법으로는 구현 무결성에 대해 신뢰하지 못한다. 본 논문에서는 NIST (the US National Institute of Science and Technology)에서 AES(Advanced Encryption Standard)로 제정된 Rijndael 블록암호 모듈을 Verilog로 구현하고 CBMC를 이용하여 새로운 방식의 구현 무결성 평가 방법을 제시하고자 한다.